「structure memory」を含む例文一覧(1752)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 35 36 次へ＞- MULTICHANNEL MEMORY SYSTEM INCLUDING ERROR CORRECTION DECODER STRUCTURE WITH HIGH AREA EFFICIENCY
面積効率が高いエラー訂正デコーダ構造を含むマルチチャンネルメモリシステム - 特許庁 - MEMORY SYSTEM HAVING STUB BUS STRUCTURE AND DATA TRANSMITTING METHOD IN THE SAME
スタブバス構造を有するメモリシステム及びそれにおけるデータ伝達方法 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE HAVING METAL CONTACT STRUCTURE AND MANUFACTURING METHOD THEREOF
メタルコンタクト構造を有した半導体メモリ装置およびその製造方法 - 特許庁 - To provide a memory drive logic and a stand-alone tape file structure.
記憶ドライブ論理およびスタンドアローンのテープファイル構造を提供する。 - 特許庁 - To provide a semiconductor memory structure capable of being efficiently manufactured.
効率よく製作することのできる半導体メモリ構造を提供する。 - 特許庁 - STORAGE CELL STRUCTURE AND QUATERNARY STORAGE SOLID STATE MAGNETIC MEMORY HAVING THE SAME
記憶セル構造およびこの構造を備えた４値記憶固体磁気メモリ - 特許庁 - METHOD FOR FORMING BUFFER STRUCTURE IN COMMON MEMORY, AND NETWORK DEVICE
共用メモリ内にバッファ構造を形成する方法及びネットワ—ク装置 - 特許庁 - To provide a manufacturing method of well pickup structure of nonvolatile memory.
不揮発性メモリのウェルピックアップ構造を製造する方法を提供する。 - 特許庁 - CONNECTOR FOR FLASH MEMORY CARD, CONNECTION STRUCTURE USING THE SAME, ELECTRONIC DEVICE USING CONNECTION STRUCTURE
フラッシュメモリカード用コネクタおよびそれを用いた接続構造、ならびにこの接続構造を用いた電子装置 - 特許庁 - NONVOLATILE MEMORY ELEMENT HAVING SELECTING TRANSISTOR STRUCTURE AND SONOS CELL STRUCTURE AND METHOD OF MANUFACTURING THE SAME
選択トランジスタ構造及びＳＯＮＯＳセル構造を有する不揮発性メモリ素子及びその製造方法 - 特許庁 - MANUFACTURING METHOD OF NON-VOLATILE MEMORY DEVICE INCLUDING SELF-ALIGNED GATE STRUCTURE AND NON-VOLATILE MEMORY APPARATUS THEREBY
自己整列されたゲート構造を含む不揮発性メモリ装置の製造方法及びこれによる不揮発性メモリ装置 - 特許庁 - METHOD FOR MANUFACTURING SEMICONDUCTOR MEMORY CELL HAVING COB STRUCTURE AND SEMICONDUCTOR MEMORY CELL MANUFACTURED BY THE SAME
ＣＯＢ構造を有する半導体メモリ素子の製造方法及びこれにより製造された半導体メモリ素子 - 特許庁 - CACHE MEMORY DEVICE AND METHOD THEREOF FOR STORING HIERARCHICAL MEMORY ITEM AND CACHE TAG WITHIN SINGLE CACHE ARRAY STRUCTURE
階層化された記憶項目とキャッシュタグを単一キャッシュアレイ構造に格納するキャッシュメモリ装置及び方法 - 特許庁 - FERROELECTRIC MEMORY AND CONTROL METHOD FOR ITS OPERATION, STRUCTURE OF FERROELECTRIC MEMORY CELL AND ITS MANUFACTURING METHOD
強誘電体メモリ及びその動作制御方法並びに強誘電体メモリセル構造及びその製造方法 - 特許庁 - To optimize the latency of a memory by executing inverse Fourier transformation in a pipeline structure using a random access memory(RAM).
ランダム・アクセス・メモリを使用するパイプライン構造で逆フーリエ変換を実行し、メモリのレイテンシを最適化する。 - 特許庁 - METHOD AND MEMORY STRUCTURE USING TUNNEL-JUNCTION DEVICE AS CONTROL ELEMENT
制御素子としてトンネル接合デバイスを使用する方法およびメモリ構造 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH IMPROVED GROUND VOLTAGE FEED LINE STRUCTURE
改善された接地電圧供給ライン構造を有する半導体メモリ装置 - 特許庁 - MASK STRUCTURE FOR SEMICONDUCTOR MEMORY AND MANUFACTURE OF THE SAME
半導体記憶装置のマスク構造及び半導体記憶装置の製造方法 - 特許庁 - To improve operation speed of a semiconductor memory having hierarchical power source structure.
階層電源構造を有する半導体装置の動作速度を改善する。 - 特許庁 - NON-VOLATILE MEMORY DEVICE WITH BULK BIAS CONTACT STRUCTURE IN CELL ARRAY REGION
セルアレー領域内にバルクバイアスコンタクト構造を備える不揮発性メモリ素子 - 特許庁 - To generate an address in two-dimensional ring buffer structure on a memory space.
メモリ空間上の二次元のリングバッファ構造におけるアドレスを生成する。 - 特許庁 - MULTI-BIT NONVOLATILE MEMORY ELEMENT OF NAND STRUCTURE AND ITS MANUFACTURING METHOD
ＮＡＮＤ構造のマルチビット不揮発性メモリ素子及びその製造方法 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE, MANUFACTURING METHOD THEREOF AND FORMING METHOD OF CONTACT STRUCTURE
半導体記憶装置、その製造方法及びコンタクト構造の形成方法 - 特許庁 - To reduce a cell area in a flash memory device of a single gate structure.
単層ゲート構造のフラッシュメモリ装置において、セル面積を縮小する。 - 特許庁 - To provide a portable telephone which comprises a flash memory having sector data structure.
セクタデータ構造を有するフラッシュメモリを備えた携帯電話を提供する。 - 特許庁 - To provide a method of manufacturing a flash memory cell having a split-gate structure.
分離ゲート構造を有するフラッシュメモリセルの製造方法を提供する - 特許庁 - MEMORY DEVICE WITH RAMP-LIKE VOLTAGE BIASING STRUCTURE BASED ON CURRENT GENERATOR
電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス - 特許庁 - To realize a stable readout action in a memory cell of gain cell structure.
ゲインセル構造のメモリセルにおいて、安定した読出し動作を実現する。 - 特許庁 - Our evergrowing knowledge of brain structure and memory
急速に進展する脳の構造や 記憶に関する知識を組み合わせることで - 映画・海外ドラマ英語字幕翻訳辞書 - To provide a semiconductor memory device having redundancy structure for compensating a defective data line.
不良データ線の補償のためのリダンダンシ構造の半導体記憶装置。 - 特許庁 - To provide a slide lock with a memory, simple in structure and costing low.
構造が簡単であり、コストの安いメモリー付スライドロック装置を提供する。 - 特許庁 - Moreover, the memory cell array has a double bit line and a double word line structure, and the redundant memory cell array has a single bit line and a single word line structure.
又、メモリセルアレイは２重ビット線及び２重ワード線構造を有し、冗長メモリセルアレイは１重ビット線及び１重ワード線構造を有する。 - 特許庁 - To provide a memory device provided with mechanism for strengthening a memory state without boosting voltage to a level at which damage is given to memory cell structure and a method for writing in memory cells in the memory device.
本発明は、記憶セル構造に損傷を与えるレベルまで電圧をブーストすることなく、記憶状態を強化するための機構を備えた、メモリ装置およびメモリ装置における記憶セルへの書き込み方法を提供する。 - 特許庁 - A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.
メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁 - As to this structure, a memory residual value of standard embarkation is calculated according to detection of memory residual value and a source for increased memory is ON/OFF controlled when a memory capacity is insufficient.
この構成において、メモリ残量検出により標準搭載のメモリ残量値を算出し、メモリ容量が足りない場合には、増設メモリ用の電源のＯＮ／ＯＦＦ制御を行う。 - 特許庁 - To provide a structure and a manufacturing method for preventing an uneven structure between memory cells, and entire performance reduction of the memory cells, due to overetching of a phase change layer in the memory cells during the formation of the memory cells.
メモリセルの形成中にメモリセル内の相変化層がオーバーエッチングされることによって、メモリセル間における構造が不均一になり、メモリセルの全体的な性能に影響を及ぼすことを防ぐ構造及び製造方法を提供する。 - 特許庁 - To provide a nonvolatile semiconductor memory wherein the high speed collective erasure of memory signals can be obtained in an NAND-type flash memory having SOI structure.
ＳＯＩ構造を持つＮＡＮＤ型フラッシュメモリにおいて、メモリ信号の一括消去を高速に実現可能な不揮発性半導体記憶装置を提供する。 - 特許庁 - MEMORY DEVICE AND MEMORY ACCESSING METHOD TO BE APPLIED TO REED-SOLOMON DECODER OF FAST BLOCK PIPELINE STRUCTURE AND REED-SOLOMON DECODER PROVIDED WITH THE MEMORY DEVICE
高速ブロックパイプライン構造のリード−ソロモンデコーダに適用するためのメモリ装置及びメモリアクセス方法並びにそのメモリ装置を備えたリード−ソロモンデコーダ - 特許庁 - To provide a memory transistor, a nonvolatile memory element, a stack structure of the same, an operation method of the same, a manufacturing method of the same, and a system using the nonvolatile memory element.
メモリトランジスタ、不揮発性メモリ素子、そのスタック構造、その動作方法、その製造方法及び不揮発性メモリ素子を利用したシステムを提供する。 - 特許庁 - To acquire a structure that enables a multi-value memory of a memory element of an MTJ element, without impairing the degree of integration, in a semiconductor memory device.
ＭＴＪ素子相当の記憶素子を有する半導体記憶装置において集積度を損ねることなく多値記憶可能にした構造を得る。 - 特許庁 - Thus, in the nonvolatile semiconductor memory device having such a cell string structure, conditions are identical between adjacent memory cells for all the memory cells.
したがって、このようなセルストリング構造を持つ不揮発性半導体メモリ装置においては、すべてのメモリセルに対して、隣接メモリセルの条件が同一になる。 - 特許庁 - For each memory cell transistor, an offset structure is made on the side of the drain, and a non-offset structure is made on the source side.
各メモリセルトランジスタは、ドレイン側にオフセット構造が形成され、ソース側に非オフセット構造が形成される。 - 特許庁 - To provide a gain cell structure which can reduce the size of a memory cell and to provide a method by which the structure can be manufactured inexpensively.
メモリセルサイズを小さくできるゲインセル構造およびそれを安価に製造する方法を提供する。 - 特許庁 - METHOD FOR FORMING ELEMENT ISOLATION STRUCTURE OF SEMICONDUCTOR DEVICE, ELEMENT ISOLATION STRUCTURE OF SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR MEMORY
半導体装置の素子分離構造の形成方法、半導体装置の素子分離構造及び半導体記憶装置 - 特許庁 - To provide a memory film structure capable of constituting a memory element operating stably by preventing deterioration of a gate insulation film.
ゲート絶縁膜の劣化が防止できて、安定動作が可能なメモリ素子が構成できるメモリ膜構造を提供すること。 - 特許庁 - To provide a memory structure of low power consumption capable of arranging a further memory array on a single substrate.
単一の基板上に更なるメモリアレイを配置することを可能にする低消費電力のメモリ構造を提供すること。 - 特許庁 - To increase-speed of access to a memory cell array in a NAND type flash memory with a floating gate structure.
本発明は、フローティングゲート構造のＮＡＮＤ型フラッシュメモリにおいて、メモリセルアレイへのアクセスを高速化できるようにする。 - 特許庁 - To provide a means to form an electrically rewritable non-volatile memory in a semiconductor memory device of a SOI structure.
ＳＯＩ構造の半導体記憶装置に電気的に書換え可能な不揮発性メモリを形成する手段を提供する。 - 特許庁 - To provide a semiconductor memory device which has a memory cell structure to reduce a soft error without complicating a circuit construction.
回路構成を複雑化することなくソフトエラー低減化を図ったメモリセル構造を有する半導体記憶装置を得る。 - 特許庁 - To provide a nonvolatile semiconductor memory that has a simple gate structure and stores 4-bit information in one memory cell.
ゲート構造が簡単でかつ一つのメモリセルに４ビットの情報を記憶する不揮発性半導体メモリを提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 映画・海外ドラマ英語字幕翻訳辞書
- JESC: Japanese-English Subtitle Corpus映画・海外ドラマ英語字幕翻訳辞書のコンテンツは、特に明示されている場合を除いて、次のライセンスに従います：
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)
