「structure memory」を含む例文一覧(1752)
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 35 36 次へ＞- NON-VOLATILE MEMORY DEVICE OF REVERSE STRUCTURE, ITS STACK MODULE, AND METHOD OF MANUFACTURING METHOD THEREOF
逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法 - 特許庁 - To provide a nonvolatile semiconductor memory device having a load supply type wired OR structure.
ロード供給型ワイアードオア仕組みの不揮発性半導体メモリ装置を提供する。 - 特許庁 - The content of an actual structure definition is developed on the ensured memory (40b).
そして、実際の構成定義の内容は、確保されたメモリ（４０ｂ）上に展開する。 - 特許庁 - To provide a fit-in type flash memory cell structure which reduces manufacturing cost by simultaneously manufacturing a flash memory cell structure and a CMOS device on a substrate, and simplifies a manufacturing process.
基板上にフラッシュメモリセル構造とＣＭＯＳ装置を同時に製作して製造コストを下げ、製造工程を簡素化する嵌入式フラッシュメモリセル構造を提供する。 - 特許庁 - MULTILEVEL DYNAMIC MEMORY DEVICE HAVING OPEN BIT LINE STRUCTURE AND ITS DRIVE METHOD
開放形ビットライン構造を有するマルチレベル動的メモリ装置及びその駆動方法 - 特許庁 - If portions of the memory structure cannot be repaired or skipped, an attempt is made to save only the user data contained in the memory structure to the data file.
メモリ構造体の一部が修復されまたはスキップされ得ない場合、メモリ構造体内に含まれるユーザデータだけをデータファイル内に保存する試みが行われる。 - 特許庁 - To suppress the variation in gate length of a memory transistor which is formed in a side wall structure.
サイドウォール構造で形成されるメモリトランジスタのゲート長のバラツキを抑制する。 - 特許庁 - This ternary contents relieving memory has NAND type matched line structure.
本発明によるターナリ内容検索メモリはＮＡＮＤ型マッチライン構造を有する。 - 特許庁 - In the method of manufacturing a floating gate memory structure 9, a columnar floating gate memory structure 9 provided with a thermally-grown oxide layer is formed on the lateral side.
また、フローティングゲートメモリ構造９に作製方法に関し、横側の上に熱成長酸化物層を備えた柱状のフローティングゲート構造９が形成される。 - 特許庁 - The nonvolatile magnetic memory includes a structure configured such that a layer for forming a quantum well is adjoining to a ferromagnetic layer.
また、強磁性層に量子井戸形成層を隣接した構成を有する。 - 特許庁 - To provide a compatible device for a memory card which does not require additional structure for storage of a memory card of new specifications.
新規格のメモリーカードには、保持のための付加的な構造を一切必要としないメモリーカード用互換装置を提供すること。 - 特許庁 - To improve the pitch of a nonvolatile memory device by reducing the number of lines for each cell, in a NAND flash memory structure.
ＮＡＮＤフラッシュメモリ構造において、各セルについてライン数を削減して、不揮発性メモリデバイスのピッチを改善すること。 - 特許庁 - To provide a semiconductor memory incorporating a structure for distinguishing an over-erasure defective memory cell from the other defects.
本発明は、過消去不良のメモリセルを他の不良から区別するための構造を組み込んだ半導体メモリを提供する。 - 特許庁 - To provide an IC memory card capable of surely preventing writing errors and erasure errors to/from an IC memory element, with a simple structure.
ＩＣメモリー素子に対する誤書き込み、誤消去を簡単な構造で確実に防止できるＩＣメモリーカードを提供する。 - 特許庁 - To provide a structure for three-dimensional integrated circuit memory, including reliable and extremely miniaturized memory elements, at low manufacturing cost.
信頼できる非常に小型の記憶素子を含む、３次元集積回路メモリ用の構造を低い製造コストで提供すること。 - 特許庁 - To improve the pitch of a nonvolatile memory device by reducing the number of lines of each cell in a NAND flash memory structure.
ＮＡＮＤフラッシュメモリ構造において、各セルについてのライン数を削減して、不揮発性メモリデバイスのピッチを改善すること。 - 特許庁 - The memory device is formed by laminating monolayer memory layers each having a simple matrix structure so as to wind them into a spiral shape.
１層の単純マトリクス構造のメモリ層を渦巻き状に巻くことにより積層化したことを特徴とするメモリデバイス。 - 特許庁 - To generate a reference level without using a dummy cell in a ferroelectric memory device having 1T1C memory cell structure.
１Ｔ１Ｃメモリセル構造の強誘電体メモリ装置において、ダミーセルを用いることなくリファレンスレベルの発生を可能とする。 - 特許庁 - To issue succeeding access without waiting a response of preceding access to a cache memory by use of a simple structure, in the cache memory.
キャッシュメモリにおいて簡易な構造を用いて、先行するメモリへのアクセスの応答を待たずに後続のアクセスを発行させる。 - 特許庁 - The memory unit has a laminated structure, a semiconductor pillar, a storage layer, an inner insulating film, an outer insulating film and a memory cell transistor.
メモリ部は、積層構造体と、半導体ピラーと、記憶層と、内側絶縁膜と、外側絶縁膜と、メモリセルトランジスタと、を有する。 - 特許庁 - To improve memory characteristic and reliability of a semiconductor device, which is provided with a ferroelectric substance memory part and has a multilayered wiring structure.
強誘電体メモリ部を有し多層配線構造となる半導体装置のメモリ特性および信頼性を向上させる。 - 特許庁 - To provide a high-density magnetic memory element having a simple structure, a magnetic memory device using the element and an information recording/regenerating apparatus using the element.
単純な構成で、高密度の磁気メモリ素子、これを用いた磁気メモリデバイス、情報記録再生装置を提供する。 - 特許庁 - To provide a conductor structure for a magnetic memory cell which optimizes the using of a current for switching the data layer of the memory cell.
メモリセルのデータ層を切り替えるための電流の使用を最適化する、磁気メモリセルのための導体構造を提供する。 - 特許庁 - To provide a method for heating a diode near a magnetic memory element without always applying voltage that is higher than a breakdown voltage in the diode in a magnetic memory structure.
熱支援型磁気メモリ構造において、従来とは異なる態様でメモリ素子の近くにあるダイオードを加熱すること - 特許庁 - To provide an element structure for realizing multi-valued memory function for enhancing the recording density of a ferroelectric memory element.
強誘電体メモリ素子の記録密度を高めるために、メモリ機能の多値化を実現するための素子構造を提供すること。 - 特許庁 - The memory structure can change the display parameters for every line in one and the same screen, and optimize the size of the memory to be used.
メモリ構造は、１つの同じ画面内で行ごとに表示パラメータを変更でき、使用するメモリのサイズの最適化もできる。 - 特許庁 - To reduce an element size and improve reliability in a memory element having a structure where a memory gate and a control gate are adjacent to each other.
メモリーゲートとコントロールゲートが隣接する構造のメモリ素子において、素子サイズの縮小および信頼性の向上を図る。 - 特許庁 - According to the structure, a memory card having a small chip substrate structure can be designed to reduce the manufacturing cost.
上述の構造によると、小さいチップ基板構造を有するメモリカードが設計され、製造コストを減少させる。 - 特許庁 - To provide a nonvolatile memory element having a selecting transistor structure and a SONOS cell structure and a method of manufacturing the same.
選択トランジスタ構造とＳＯＮＯＳセル構造とを有する不揮発性メモリ素子及びその製造方法を提供する。 - 特許庁 - To provide a structure and an operating method of a cache memory to permit speedup of access time while simplifying circuit structure.
回路構成を簡易化しながら，アクセスタイムの高速化が可能なキャッシュメモリの構造および動作方法を提供する。 - 特許庁 - To provide a suitable architecture for reliable write, read and erase of magnetoresistive memory cells in a memory cell structure (namely, magnetoresistive memory).
メモリセルの構造物（すなわち、磁気抵抗メモリ）内の磁気抵抗メモリセルの信頼できる書込み、読み出し、および消去のための適切なアーキテクチャを提供することである。 - 特許庁 - A structure of an organic memory device is provided, the organic memory device that arranges two electrodes on the same layer as two terminals for the memory device and a layer including an organic compound is prepared in between.
記憶素子の二端子として、２つの電極を同じ層に配置し、それらの間に有機化合物を含む層を設けた有機記憶素子の構造を提供する。 - 特許庁 - To provide a ferroelectric memory that can reduce the area of a memory cell as compared with the structure of the conventional one-transistor one-capacitor type ferroelectric memory.
従来の１トランジスタ１キャパシタ型の強誘電体メモリの構造に比べて、メモリセルの面積を小さくすることが可能な強誘電体メモリを提供する。 - 特許庁 - To provide a semiconductor storage device which can structure a memory system enabling a CPU with a relatively small memory space to access a larger memory space.
相対的にメモリ空間の小さなＣＰＵによりそれより大きなメモリ空間のアクセスを可能とするメモリシステムを構築することのできる半導体記憶装置を提供する。 - 特許庁 - To prevent a hit of a connector when a vibration impact is added at the time of screwing and fixing a memory pack to a main body side in a memory attaching/detaching structure in a memory pack system.
メモリパック方式のメモリ着脱構造で、メモリパックを本体側にネジ締め固定する場合に、振動衝撃が加わった時のコネクタの瞬断を防止することにある。 - 特許庁 - The backsides of two memory chips, each memory-accessed in units of 2 bits, are superposed one over another to form an assembly in a laminated structure to enable memory-access in units of 4 bits.
２ビット単位でメモリアクセスが行われる２つのメモリチップの裏面を重ね合わせて積層構造に組み立てて４ビット単位でのメモリアクセスを行うようにする。 - 特許庁 - To provide a memory device and a memory accessing method for being applied to a Reed-Solomon decoder of a fast block pipeline structure, and the Reed-Solomon decoder provided with the memory device.
高速のブロックパイプライン構造のリード-ソロモンデコーダに適用するためのメモリ装置及びメモリアクセス方法並びにそのメモリ装置を備えたリード-ソロモンデコーダを提供すること。 - 特許庁 - To provide a memory cell structure capable of integrating ROM memory cells into the memory cell matrix to be electrically written in formed by self-aligned sourcing process.
自己整列ソース法により形成した電気的に書込み可能なメモリセルのマトリックスにＲＯＭメモリセルを集積化できるメモリセル行列構造体を提供する。 - 特許庁 - To provide a memory access controller realizing high-speed communication data swapping via a memory by a simple structure, a memory access system, an information reproduction device, and an electronic apparatus.
メモリを介して、簡素な構成で高速に通信データのやり取りを実現するメモリアクセス制御装置、メモリアクセスシステム、情報再生装置及び電子機器を提供する。 - 特許庁 - The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.
フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁 - After setting the settable memory elements, a voting structure having inputs from the second settable memory element and the third settable memory element, for controlling the settable memory elements determine the logical value held on the first settable memory element.
設定可能メモリ要素を設定した後、第２の設定可能メモリ要素および第３の設定可能メモリ要素からの入力を有し、設定可能メモリ要素を制御する投票構造は、第１の設定可能メモリ要素に保持される論理値を決定する。 - 特許庁 - This organic memory device comprises a substrate, a first electrode formed on the substrate, an organic memory layer formed on the first electrode, a second electrode formed on the organic memory layer, and an embossed structure forming an active memory region in the organic memory layer.
基板、前記基板上に形成された第１電極、前記第１電極上に形成された有機メモリ層、前記有機メモリ層上に形成された第２電極、及び前記有機メモリ層にメモリ活性領域を形成するエンボス構造物を含む。 - 特許庁 - To provide a memory architecture with multilevel hierarchy structure having a plurality of external ports.
複数の外部ポートを有する多重平面階層構造のメモリアーキテクチャを提供する。 - 特許庁 - Data entries in the shared memory structure is accessed by using an extended index value.
共有メモリ構成のデータエントリは拡張されたインデックス値を使用してアクセスされる。 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE FOR SUBWORD LINE STRUCTURE CONTROLLED TO BE NEGATIVE, AND ITS DRIVE METHOD
ネガティブに制御されるサブワードライン構造の半導体メモリ装置およびその駆動方法 - 特許庁 - To access data inside a memory at a high speed using a data structure including a pointer.
ポインタを備えたデータ構造体を用いて記憶部内のデータを高速にアクセスする。 - 特許庁 - FIT IN TYPE FLASH MEMORY CELL STRUCTURE FOR WRITING AND DELETING VIA CHANNEL, AND METHOD OF MANUFACTURING SAME
チャネル経由で書込みと消去する嵌入式フラッシュメモリセル構造とその製造方法 - 特許庁 - In addition, a method for forming the diode structure of a phase change data memory array is also provided.
また、相変化データ記憶アレイのダイオード構造を形成する方法も提供される。 - 特許庁 - METHOD AND STRUCTURE FOR HIGHLY EFFICIENT HOT CARRIER INJECTION PROGRAMMING FOR NON-VOLATILE MEMORY
非揮発性メモリのための高効率ホットキャリア注入プログラミングの方法及び構造 - 特許庁 - The structure having a USB memory module has a housing 10 and a storage device 20.
ＵＳＢメモリモジュールを有する構造体は、ハウジング１０と記憶装置２０を有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
