Weblio 辞書 > 英和辞典・和英辞典 > 英和専門語辞典 > clock logicの意味・解説

意味

例文 (378件)

clock logicとは意味・読み方・使い方

ピン留め

追加できません

(登録数上限)

単語を追加

意味・対訳クロック論理回路

クロスランゲージ 37分野専門語辞書での「clock logic」の意味

clock logic

クロック論理回路

出典元索引ランキング

「clock logic」の部分一致の例文検索結果

該当件数 : 378件

例文

CLOCK SYNCHRONIZING LOGIC CIRCUIT例文帳に追加

クロック同期型ロジック回路 - 特許庁

SEMICONDUCTOR LOGIC CIRCUIT AND CLOCK SIGNAL CONTROL METHOD例文帳に追加

半導体論理回路及びクロック信号制御方法 - 特許庁

METHOD FOR TESTING LOGIC CIRCUIT HAVING A PLURALITY OF CLOCK PHASES例文帳に追加

複数のクロック相を有する論理回路のテスト方式 - 特許庁

DELAY MATCHING FOR CLOCK DISTRIBUTION IN LOGIC CIRCUIT例文帳に追加

論理回路におけるクロック分配のための遅延マッチング - 特許庁

CLOCK DISTRIBUTION CIRCUIT FOR PROGRAMMABLE LOGIC DEVICE例文帳に追加

プログラマブルロジックデバイスのクロック分配回路 - 特許庁

Asynchronous logic is stateful logic implemented without the use of a global clock.発音を聞く例文帳に追加

非同期論理は大域クロックを使わずに実装されるステートフル論理である。 - コンピューター用語辞典

例文

CLOCK CONTROLLER, AND LOGIC SIMULATION METHOD AND LOGIC SIMULATION DEVICE USING IT例文帳に追加

クロックコントローラ及びそれを用いた論理シミュレーション方法と論理シミュレーション装置 - 特許庁

>>例文の一覧を見る

調べた例文を記録して、効率よく覚えましょう

Weblio会員登録無料で登録できます！

履歴機能

過去に調べた
単語を確認!
語彙力診断

診断回数が
増える!
マイ単語帳

便利な
学習機能付き!
マイ例文帳

文章で
単語を理解!

Weblio会員登録(無料)はこちらから

「clock logic」の部分一致の例文検索結果

該当件数 : 378件

例文

LOGIC CIRCUIT, CLOCK SKEW REDUCTION SYSTEM AND CLOCK SKEW REDUCTION METHOD例文帳に追加

論理回路、クロックスキュー削減システム、及びクロックスキュー削減方法 - 特許庁

To provide a clock extraction circuit capable of extracting a stable clock with a digital logic circuit.例文帳に追加

デジタルロジック回路で安定したクロック抽出を可能とするクロック抽出回路の提供。 - 特許庁

To provide a logic circuit that facilitates timing design of a clock system and reduces the design period in the logic circuit of a gated clock system.例文帳に追加

ゲーテットクロック方式の論理回路において、クロック系のタイミング設計を容易化し設計期間を短縮する論理回路の提供。 - 特許庁

CLOCK DISTRIBUTION CIRCUIT IN SEMICONDUCTOR LOGIC CIRCUIT, AND METHOD THEREFOR例文帳に追加

半導体論理回路におけるクロック分配回路およびその方法 - 特許庁

COUNTER CIRCUIT, FREQUENCY BISECTED LOGIC CIRCUIT AND CLOCK SIGNAL SUPPLY CIRCUIT例文帳に追加

カウンタ回路、２分周論理回路及びクロック信号供給回路 - 特許庁

To provide delay matching for clock distribution in a logic circuit.例文帳に追加

論理回路におけるクロック分配のための遅延マッチング。 - 特許庁

The first logic means 42 receives an input clock signal.例文帳に追加

第１のロジック手段４２は、入力クロック信号を受信する。 - 特許庁

例文

Line layout is arranged so that any of a second logic signal line for transmitting a second logic signal having a frequency component with a lower frequency than the first logic signal, a logic power source line for supplying power supply voltage to the logic circuit or a logic ground line are adjacent to each other along clock line for transmitting a clock and a first logic signal line for transmitting a first logic signal.例文帳に追加

クロックを伝送するクロック配線および第１のロジック信号を伝送する第１のロジック信号配線に沿って、第１のロジック信号よりも低周波の周波数成分をもつ第２のロジック信号を伝送する第２のロジック信号配線、ロジック回路に電源電圧を供給するロジック電源配線、または、ロジックグランド配線のいずれかが隣接するように配線レイアウトする。 - 特許庁

>>例文の一覧を見る