clock levelとは 意味・読み方・使い方

While the clock n, the level -V1, the clock n+1 and the level V2 are used, the part between the point b and the point c is linearly interpolated.例文帳に追加

ａの直後の基準クロックｎ＋１の時点、即ちｃ点での受信波のレベルＶ２を求める。 - 特許庁

Then, the output of the clock multiplexer 116 follows the phase level of the second clock signal.例文帳に追加

その後、クロックマルチプレクサ１１６の出力は第２のクロック信号のフェーズレベルに従う。 - 特許庁

OSCILLATION LEVEL DETECTING CIRCUIT FOR MICROCOMPUTER DRIVING CLOCK SIGNAL例文帳に追加

マイクロコンピュータ駆動クロック信号の発振レベル検出回路 - 特許庁

In the display device, a signal supply part maintains a clock signal and a clock bar signal having an inverse phase to that of the clock signal alternately at a high level and a low level.例文帳に追加

本発明による表示装置では信号提供部がクロック信号とクロックバー信号とを互いに逆位相でハイレベルとローレベルとに交互に維持する。 - 特許庁

A first clock signal has a potential level different from a second clock signal, and the first clock signal and the second clock signal are synchronized.例文帳に追加

第１のクロック信号は第２のクロック信号と異なる電位レベルを有し、第１のクロック信号と第２のクロック信号とは同期している。 - 特許庁

A clock identification part 2b separates the clock signal by detecting a high level of the clock signal when a voltage level of a received signal is equal to or more than a first threshold, and detecting a low level of the clock signal when the voltage level of the received signal is lower than the first threshold.例文帳に追加

クロック識別部２ｂは、受信信号の電圧レベルが第１の閾値以上の場合に、クロック信号のハイレベルを検出し、第１の閾値よりも低い場合にクロック信号のロウレベルを検出することで、上記クロック信号を分離する。 - 特許庁

A high level is set to a clock A for a transmission period and a low level is set to the clock A for a reception period in the case of burst transmission.例文帳に追加

バースト送信において、その送信期間ではクロックＡがハイレベルとされ、受信期間ではクロックＡがロウレベルとされる。 - 特許庁

An output selection circuit selects a signal V3 when the clock signal is at the low level, and selects a signal of 0 when the clock signal is at the high level.例文帳に追加

出力選択回路は、クロック信号がローレベルのときに信号Ｖ３を、ハイレベルのときにゼロの信号を選択する。 - 特許庁