クロックレベルの英語

複数機能は、クロックレベル記述であるクロックレベルシミュレータ８として、レジスタを変数とする言語により表現されている。例文帳に追加

The language in which the register is a variable is the most suitable as a programming language operative in a clock unit. - 特許庁

クロックレベル記述３を、クロックレベルシミュレーション装置１０２でシミュレーションし、クロックレベル記述３で示される記憶素子及び演算器の稼働率をそれぞれ算出する。例文帳に追加

A clock level simulator 102 simulates the clock level description 3 to compute the work rate of a storage element and that of an computing element indicated in the clock level description 3. - 特許庁

アルゴリズム記述１を動作合成装置１０１で動作合成して、クロックレベル記述３を生成する。例文帳に追加

An operation composition device 101 applies operation composition to algorithm description 1 to generate a clock level description 3. - 特許庁

タクスの発生の時に、制御部は、上記タスクを処理するために、仮想最大クロック（ＶＭＣ）レベルに遷移し、上記制御部のロード状態に従って仮想最大クロック（ＶＭＣ）レベルからクロックレベルを変更する。例文帳に追加

Upon generation of a task, a controller transitions to a Virtual Maximum Clock (VMC) level and changes a clock level from the VMC level according to the load state of the controller, to process the task. - 特許庁

さらに、上記制御部は、上記クロックレベルを上記ＶＭＣレベルからＲＭＣレベルへの遷移、上記ＶＭＣレベルからの段階的な増加、上記ＶＭＣレベルからの段階的な減少、及び上記ＶＭＣレベルの維持の中の少なくともいずれか１つにより変更する。例文帳に追加

Moreover, the controller changes the clock level with at least one of a transition from the VMC level to a RMC level, a stepwise increase from the VMC level, a stepwise decrease from the VMC level, and a hold at the VMC level. - 特許庁

この発明のＮＡＮＤ型半導体装置の高電圧スイッチ回路は、クロック信号の振幅を増加させるためのクロックレベルシフタと、振幅が増加したクロック信号で電源電圧をポンピングしてパス電圧を生成するパス電圧生成部と、パス電圧に応じて高電圧を伝達する高電圧パストランジスタとを含む。例文帳に追加

The high voltage switch circuit of the NAND type semiconductor device includes a clock level shifter for increasing amplitude for the clock signal, a path voltage generation part for generating the path voltage by pumping supply voltage with the clock signal increased in the amplitude, and the high-voltage path transistor for transmitting the high voltage responding to the path voltage. - 特許庁

クロック切換制御回路１３により切換前後のクロックレベルが同一でかつ基準クロックＣＬに同期した切換信号１５を生成し、これによってＰＬＬクロックドライバ１２からのクロックをマルチプレクサ１４で選択してとり出すことにより、高速かつスムーズなクロック切換を実現する。例文帳に追加

High speed and smooth switching of clocks is realized by generating a switching signal 15 the clock levels of which before and after switching are the same and which is synchronized with a standard clock CL by a clock switching control circuit 13, taking out a clock from a PLL clock driver 12 by selecting it by a multiplexer 14 by the switching signal 15. - 特許庁