2進比較回路の英語

記憶手段２は、位相比較回路１１が出力する位相差信号ＵＰ、ＤＮを記憶し、位相の遅れまたは進みの変化に応じてレベルが反転する制御信号ＰＤを生成する。例文帳に追加

The means 2 stores phase difference signals UP and DN outputted by a phase comparator circuit 11 and generates a control signal PD whose level is inverted in accordance with the change of phase delay or advance. - 特許庁

制御ロジック回路２は位相比較信号ＳＰＤに基づき、帰還クロックＲＣＬＫの入力クロックＩＣＬＫに対する位相の進み具合を判断し、入力クロックＩＣＬＫと帰還クロックＲＣＬＫとの位相誤差がゼロになるように、ＶＤＬ１Ｒの遅延時間ＤＴを制御する。例文帳に追加

On the basis of the phase comparing signal SPD, a control logic circuit 2 judges the advancement of the phase of the feedback clock RCLK relative to the input clock ICLK and controls a delay time DT of the VDL 1R so that the phase error of the input clock ICLK and the feedback clock RCLK can become zero. - 特許庁