Double-speed effectとは 意味・読み方・使い方

To provide a high-speed rotary gyro processing method of a disk workpiece and a high-speed rotary gyro processing device of the disk workpiece, performing both high-speed rotary gyro processing and double-sided simultaneous processing for bringing about the attitude control effect of a gyro mechanism to the disk workpiece itself by rotating the disk workpiece at a high speed.例文帳に追加

円板ワークを高速回転して円板ワーク自体にジャイロ機構の姿勢制御効果をもたらす高速回転ジャイロ加工と両面同時加工も実施可能とする円板ワークの高速回転ジャイロ加工方法と円板ワークの高速回転ジャイロ加工装置を提供する。 - 特許庁

By means of the double-processing effect of the ultrasonic wave and the laser beam, the invention achieves the objects of high cutting precision, excellent product quality and fast processing speed.例文帳に追加

これにより、超音波とレーザービームでの二重の加工作用により、裁断の正確さと製品の品質を良好にし、加工速度を速くすることが可能である。 - 特許庁

A hybrid drive device 10 has a shift mechanism 330 including a power dividing mechanism 310, an MG2 speed reduction mechanism 320, a double pinion type planetary gear mechanism, a clutch mechanism 336 and a brake mechanism 337, and has both the power performance improving effect by the MG2 speed reduction mechanism 320 and the economic performance improving effect by an O/D stage of the shift mechanism 330.例文帳に追加

ハイブリッド駆動装置１０は、動力分割機構３１０、ＭＧ２減速機構３２０並びにダブルピニオン型の遊星歯車機構、クラッチ機構３３６及びブレーキ機構３３７を含む変速機構３３０を備えており、ＭＧ２減速機構３２０による動力性能の向上効果と、変速機構３３０のＯ／Ｄ段による経済性能の向上効果とを併有している。 - 特許庁

To provide a gate circuit using a double insulated gate field effect transistor, an SRAM cell circuit, a multi-input CMOS gate circuit, a CMOS-SRAM cell circuit and an integrated circuit that simultaneously satisfy both of the high speed operation of a unit circuit and reduced power consumption.例文帳に追加

単位回路の、高速動作と消費電力の減少を両立させた二重絶縁ゲート型電界効果トランジスタを用いたゲート回路、ＳＲＡＭセル回路、多入力ＣＭＯＳゲート回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。 - 特許庁

To provide an MOS transistor circuit employing a double insulated gate field effect transistor (FET) in which high-speed operation of a unit circuit is made compatible with reduction of power consumption during out-of-use (annotation), at a normal time, or on standby, a CMOS transistor circuit employing the same, SRAM cell circuit, CMOS-SRAM cell circuit, and integrated circuit.例文帳に追加

単位回路の、高速動作と未使用時（注を入れる）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。 - 特許庁