N-level addressとは 意味・読み方・使い方

The select signal generation part 69 further assigns processes to the subordinate address arithmetic part 67 and default register 61 depending upon a threshold n_c, even after an input value n_i exceeds an intermediate PWM level processed by the main address arithmetic part 68.例文帳に追加

選択信号生成部６９は、主アドレス演算部６８で処理される中間ＰＷＭレベルを越えた入力値ｎiに達しても、閾値ｎcに依存してさらに処理を副アドレス演算部６７とデフォルトレジスタ６１とに振り分ける。 - 特許庁

When access is started, a signal RST_n releases a reset state, and when an address signal Xc is inputted, a node A makes a transition from VPP to the level of VSS and a node B becomes at the level of VPP.例文帳に追加

アクセスが開始されると信号ＲＳＴ＿ｎによってリセット状態が解除され、アドレス信号Ｘｃが入力するとノードＡはＶＰＰからＶＳＳのレベルに遷移しノードＢがＶＰＰのレベルになる。 - 特許庁

The semiconductor memory device is equipped with; n lines of global word line; m lines of sub-word line corresponding to each global word line; and a word line driving circuit which controls a voltage level of sub-word line responding to the logical level of the global word line and inputted address signal.例文帳に追加

ｎ本のグローバルワードライン、グローバルワードラインのそれぞれに対応するｍ本のサブワードライン、及び前記グローバルワードラインの論理レベルと入力されるアドレス信号とに応答してサブワードラインの電圧レベルを制御するワードライン駆動回路を備える半導体メモリ装置である。 - 特許庁