QA ゲートの英語

An address selecting MOSFET Qa for a memory cell is composed of an (n) channel MOSFET having a conductivity p+ gate different from the diffusion layer of the MOSFET Qa and having a comparatively thick oxide film.例文帳に追加

メモリセルのアドレス選択ＭＯＳＦＥＴＱａを、その拡散層とは異なる導電型のｐ^+ ゲートを有し、かつ比較的厚い酸化膜を有するＮチャネルＭＯＳＦＥＴにより構成する。 - 特許庁

Memory transistors MA which have floating gates and control gates, and N channel MOS transistors QA of which the gates are connected to the floating gates of the memory transistors and which turns on or off in accordance with the storage data of the memory transistors MA, are included in the semiconductor integrated circuit device.例文帳に追加

この半導体集積回路装置では、浮遊ゲートおよび制御ゲートを有するメモリトランジスタＭＡと、ゲートが浮遊ゲートに接続され、メモリトランジスタＭＡの記憶データに応じてオンまたはオフするＮチャネルＭＯＳトランジスタＱＡとを含む。 - 特許庁

Both gates of the first NMOS transistor Q7 and the fourth NMOS transistor QB are used as a first input, and both gates of the second NMOS transistor Q8 and the third NMOS transistor QA are used as a second input having a reversed phase to the first input.例文帳に追加

第１のＮＭＯＳトランジスタＱ７と第４のＮＭＯＳトランジスタＱＢの双方のゲートを第１の入力とし、第２のＮＭＯＳトランジスタＱ８と第３のＮＭＯＳトランジスタＱＡの双方のゲートを第１の入力の逆相となる第２の入力とする。 - 特許庁

A trench gate or the like forming a transistor QA is formed on a plurality of first isolated land regions 71 arranged on a semiconductor substrate 10, and a trench gate or the like forming a transistor QB is formed through division on a plurality of the second isolated land regions 72 arranged on the semiconductor substrate 10.例文帳に追加

トランジスタＱＡを構成するトレンチゲート等が、半導体基板１０上に配列された複数の第１孤立島領域７１に形成され、同様にトランジスタＱＢを構成するトレンチゲート等が、半導体基板１０上に配列された複数の第２孤立島領域７２に分割して形成されている。 - 特許庁

A trench gate or the like constituting a transistor QA is formed through division on a plurality of first isolated land regions 71, 71' arranged on a semiconductor substrate 10, and a trench gate or the like constituting a transistor QB is also formed through division on a plurality second isolated land regions 72, 72' arranged on the semiconductor substrate 10.例文帳に追加

トランジスタＱＡを構成するトレンチゲート等が、半導体基板１０上に配列された複数の第１孤立島領域７１、７１’上に分割して形成され、同様にトランジスタＱＢを構成するトレンチゲート等が、半導体基板１０上に配列された複数の第２孤立島領域７２、７２´に分割して形成されている。 - 特許庁