block‐pulseの英語

The line pulse width data S52 is divided by a block making section 53, then block pulse width data S53 is outputted.例文帳に追加

ラインパルス幅データS52 はブロック化部53で分割され、ブロックパルス幅データS53 が出力される。 - 特許庁

The target block pulse width data S56 is inputted to an LUT 57 and a correction value S57 is outputted.例文帳に追加

着目ブロックパルス幅データS56 はＬＵＴ57に入力され、補正値S57 が出力される。 - 特許庁

The block pulse width data S53 is inputted to an average pulse width data calculating section 54, then average pulse width data S54 is calculated.例文帳に追加

ブロックパルス幅データS53 は平均パルス幅データ計算部54に入力され、平均パルス幅データS54 が算出される。 - 特許庁

The average pulse width data S54 is stored in a memory 55 and target block pulse width data S56 is outputted from a weighing section 56.例文帳に追加

平均パルス幅データS54 はメモリ55に記憶され、重み付け部56から着目ブロックパルス幅データS56 が出力される。 - 特許庁

On the other hand, the input unit T1 outputs data from each input device synchronously with the block pulse BP coincident with an address '0' set to itself within one cycle circulating communication operation and conducts similar output processing again synchronously with the block pulse BP coincident with an address '32'.例文帳に追加

これに対し入力ユニットＴ１は、１巡の周回通信動作内で自己に設定されたアドレス「０」と一致するブロックパルスＢＰに同期して各入力機器からのデータを出力し、再びアドレス「３２」と一致するブロックパルスＢＰに同期して同様の出力処理を行う。 - 特許庁

Other terminal units T than an input unit T1 conduct data processing by the number of their own channels once each synchronously with a block pulse BP coincident with one address set to themselves within one cycle circulating communication operation in which one frame is transmitted.例文帳に追加

１フレームが伝送される１巡の周回通信動作内で入力ユニットＴ１以外の各ターミナルユニットＴは自己に設定された１つのアドレスと一致するブロックパルスＢＰに同期して自己のチャンネル数分のデータ処理を１回ずつ行う。 - 特許庁

When input or output unit confirmation signals are outputted from a CPU 15, input units T1, T4, and T5 receive the number of own channels which are in synchronization with a block pulse corresponding to each own address, and the number of own channels is transmitted from a transmission control section 13 to a central control apparatus 12.例文帳に追加

ＣＰＵ１５から入力又は出力ユニット確認信号が出力されると、入力ユニットＴ１，Ｔ４，Ｔ５は、各自のアドレスに対応するブロックパルスに同期して自己のチャンネル数を返信され、伝送制御部１３から中央制御装置１２に送られ、ＣＰＵ１５は、通信制御部１６において変換された並列データに基づいて、各アドレスに関連付けて入出力力情報と、チャンネル数とを記憶部２２に書き込む。 - 特許庁