delay fault testingとは 意味・読み方・使い方

DELAY FAULT TESTING CIRCUIT例文帳に追加

遅延故障試験回路 - 特許庁

To reduce a time for testing delay fault of a memory peripheral circuit.例文帳に追加

メモリ周辺回路に対する遅延故障テストの時間を削減すること。 - 特許庁

To generate a fault list of a delay fault, a wire breaking fault, and a path delay fault which can be detected by a transient source current testing method with high observableness and a test pattern series.例文帳に追加

可観測性の高い過渡電源電流試験法により、検出可能な遅延故障、断線故障、パス遅延故障と又テストパターン系列との故障リストを生成する。 - 特許庁

The control circuit (140) controls signals selected by the selection circuits (131-134) during path delay fault testing for detecting path delay faults.例文帳に追加

制御回路（１４０）は、経路遅延故障を検出する経路遅延故障テストのときに、選択回路（１３１〜１３４）が選択する信号を制御する。 - 特許庁

To provide a semiconductor integrated circuit having a test response analysis circuit, capable of controlling increase in area and increase in the data required for the test, and to provide a method for testing delay fault which uses the circuit.例文帳に追加

本発明は、面積の増大を抑え、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供する。 - 特許庁