extraction jitterとは 意味・読み方・使い方

PHASE JITTER EXTRACTION CIRCUIT AND PHASE JITTER CANCELLATION CIRCUIT例文帳に追加

位相ジッタ抽出回路及び位相ジッタキャンセル回路 - 特許庁

To test jitter resistance of a data extraction circuit inside a semiconductor integrated circuit.例文帳に追加

半導体集積回路の内部でデータ抽出回路のジッタ耐性をテストする。 - 特許庁

To accurately suppress phase jitters by preventing increase of noise of signals in a phase jitter extraction circuit.例文帳に追加

位相ジッタ抽出回路において、信号のノイズが大きくなることを防止することにより精度高く位相ジッタを抑圧する。 - 特許庁

To realize an optical clock signal extraction device capable of suppressing manufacturing costs and simultaneously reducing jitter.例文帳に追加

製作コストを抑えると共にジッタを低減させることが可能な光クロック信号抽出装置を実現する。 - 特許庁

A feedback controller 107 composing a clock and data recovery circuit monitors a following rate of an extraction clock for a frequency and a phase variation of serial data, and performs a feedback control to an integrator 102 momently and adaptively, thereby increasing the following rate of the extraction clock and realizing an improvement of a jitter strength characteristic.例文帳に追加

クロックアンドデータリカバリ回路を構成するフィードバック制御器１０７が、シリアルデータの周波数および位相変動に対する抽出クロックの追従速度を監視し、時々刻々と適応的に積分器１０２に対して、フィードバック制御を行なうことで、抽出クロックの追従速度の向上と、ジッタ耐力特性の向上を実現する。 - 特許庁

To provide a clock data recovery circuit in which jitter characteristics in synchronization can be enhanced and a frequency of a clock generated by a voltage controlled oscillator can be set lower than a data transfer rate by suppressing to zero currents that flow to a phase comparator, a frequency comparator and a charge pump when a PLL for data extraction is synchronized.例文帳に追加

データ抽出用のＰＬＬが同期したときに位相比較器、周波数比較器及びチャージポンプに流れる電流をそれぞれゼロに抑え、同期時のジッタ特性を改善することができ、電圧制御発振器が生成するクロックの周波数をデータ転送レートよりも低く設定できるクロックデータリカバリ回路を得る。 - 特許庁

A semiconductor integrated circuit 10 is provided with a clock generating circuit 13 for generating a first clock, a test data generating circuit 15, which subjects the first clock to phase modulation so as to generate test data to which a jitter is added while using the modulated clock, a data extraction circuit 14 for extracting reproduced data by sampling the test data, and a detection circuit 16 for detecting errors in the reproduced data.例文帳に追加

半導体集積回路１０は、第１のクロックを生成するクロック生成回路１３と、第１のクロックを位相変調し、かつこの変調されたクロックを用いてジッタが付加されたテストデータを生成するテストデータ生成回路１５と、テストデータをサンプリングして再生データを抽出するデータ抽出回路１４と、再生データのエラーを検出する検出回路１６とを具備する。 - 特許庁