flip-flop registerとは 意味・読み方・使い方

To provide a flip-flop circuit, a shift register, and electronic equipment which can be stably operated.例文帳に追加

安定して動作可能なフリップフロップ回路、シフトレジスタ及び電子機器を提供する。 - 特許庁

The RS latch 2 changes in dependence on the output of a D flip-flop 4 constituting the register 14 to continuously save a state of the register 14.例文帳に追加

ＲＳラッチ２は、レジスタ１４を構成するＤフリップフロップ４の出力に応じて変化し、レジスタ１４の状態を常に保存する。 - 特許庁

When the scan clock signal SCK (k) is supplied, the scan clock signal SCK (k) is supplied sequentially from the scan flip-flop SFF*, and thus the scan flip-flop SFF and SFF* can be properly acted as an n-bit shift register implementing sequentially the shift action from the scan flip-flop SFF*.例文帳に追加

スキャンクロック信号ＳＣＫ（ｋ）を供給する際にスキャンフリップフロップＳＦＦ＊から順にスキャンクロック信号ＳＣＫ（ｋ）を供給して、スキャンフリップフロップＳＦＦ，ＳＦＦ＊をスキャンフリップフロップＳＦＦ＊から順にシフト動作するｎビットのシフトレジスタとして機能させる。 - 特許庁

A scan flip-flop circuit OSFF for observation is incorporated in a shift register constituted by a plurality of scan flip-flop circuits as mentioned above.例文帳に追加

また、観測用スキャンフリップフロップ回路ＯＳＦＦは、前述したような複数のスキャンフリップフロップ回路が構成するシフトレジスタに組み込まれる。 - 特許庁

If flip-flops separated at a predetermined distance or more are existed in the case of constituting a scanning shift register by connecting flip-flops FF1 to FFi+1 for constituting a logic circuit, a transit flip-flop FFd is disposed between the flip-flops, and the flip-flops are connected therebetween via the transit flip-flop.例文帳に追加

論理回路を構成するフリップフロップ回路を接続してスキャン用シフトレジスタを構成する際に、所定の距離以上離れているフリップフロップ回路が存在した場合には、そのフリップフロップ回路間に中継用のフリップフロップ回路（ＦＦｄ）を配置して、この中継用フリップフロップ回路を介してフリップフロップ回路間を接続させるようにした。 - 特許庁

A level shifter 13 for boosting the voltage of the clock signal CK is provided for each SR flip-flop F1 for composing the shift register 11.例文帳に追加

シフトレジスタ１１を構成する各ＳＲフリップフロップＦ１毎に、クロック信号ＣＫを昇圧するレベルシフタ１３が設けられている。 - 特許庁

To guarantee the operation of an output register (flip-flop) connected with the output buffer of a semiconductor integrated circuit surely.例文帳に追加

半導体集積回路の出力バッファに接続された出力レジスタ（フリップフロップ）の動作保証を確実にする。 - 特許庁

A selection register 12 includes a plurality of flip-flop circuits FF1-FF7 capable of invalidating a reset function.例文帳に追加

選択レジスタ１２は、リセット機能を無効化することが可能な複数のフリップフロップ回路ＦＦ１〜ＦＦ７を含む。 - 特許庁