parallel logic simulationとは 意味・読み方・使い方

METHOD FOR PARALLEL LOGIC SIMULATION例文帳に追加

並列論理シミュレーション方法 - 特許庁

The method carries out the circuit simulation more accurately than prior arts by taking into account the number of inverted logic stages and the number of transistors in parallel configuring the inverted logic.例文帳に追加

反転論理段数や反転論理の並列数を考慮に入れることにより、従来よりも正確な回路シミュレーションを行なうことができる。 - 特許庁

To solve a problem such that the effect of parallelism is lowered by the bottleneck of communication as the number of divided logics increases since it is necessary to communicate the event information of signals spread between processors and time information for synchronism through a network when the respective object logics divided by a parallel logic simulator for dividing and parallel executing simulation object logics are divided although they are simulated on independent memory spaces.例文帳に追加

シミュレーション対象論理を分割して並列実行させる並列論理シミュレータにおいて分割したそれぞれの対象論理は、独立したメモリ空間上でシミュレーションさせるが分割した場合、プロセッサ間にまたがる信号のイベント情報及び同期のための時刻情報をネットワークを介して通信しなければならない。 - 特許庁