parallel logicとは意味・読み方・使い方

ピン留め

追加できません

(登録数上限)

単語を追加

Weblio専門用語対訳辞書での「parallel logic」の意味

parallel logic

並列論理

Weblio専門用語対訳辞書はプログラムで機械的に意味や英語表現を生成しているため、不適切な項目が含まれていることもあります。ご了承くださいませ。

出典元索引用語索引ランキング

「parallel logic」の部分一致の例文検索結果

該当件数 : 90件

例文

METHOD FOR PARALLEL LOGIC SIMULATION例文帳に追加

並列論理シミュレーション方法 - 特許庁

To prevent the occurrence of a noise and also to prevent the malfunction of a logic circuit connected to a parallel bus that is caused by the noise by performing the control to evade a case that all parallel signals which are transmitted from the logic circuit to the parallel bus are varied to have the same logic.例文帳に追加

論理回路から並列バスへ送信される並列信号が、全て同一論理に変化しないように制御することで、ノイズの発生及び、そのノイズによる並列バスに接続された論理回路の誤動作を防止する。 - 特許庁

RECONFIGURABLE LOGIC CIRCUIT DEVICE FOR PARALLEL CALCULATION OF ANY PARTICULAR ALGORITHMS例文帳に追加

任意のアルゴリズムを並列計算するための再構成可能な論理回路装置 - 特許庁

PARALLEL OUTPUT TYPE ELECTRONIC INTERLOCKING SYSTEM FURNISHED WITH FAIL SAFE MAJORITY LOGIC CIRCUIT例文帳に追加

フエール・セーフ多数決論理回路を備えたパラレル出力型電子連動装置 - 特許庁

The HIP block channel alignment logic can be run using a reduced number of parallel data paths, which consumes substantially less logic resources.例文帳に追加

ＨＩＰブロック・チャネル・アライメント・ロジックは、減らされた数の並列データ・パスを使用して動作し、実質的に少ないロジック・リソースが消費される。 - 特許庁

The method carries out the circuit simulation more accurately than prior arts by taking into account the number of inverted logic stages and the number of transistors in parallel configuring the inverted logic.例文帳に追加

反転論理段数や反転論理の並列数を考慮に入れることにより、従来よりも正確な回路シミュレーションを行なうことができる。 - 特許庁

例文

The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface.例文帳に追加

集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。 - 特許庁

>>例文の一覧を見る

調べた例文を記録して、効率よく覚えましょう

Weblio会員登録無料で登録できます！

履歴機能

過去に調べた
単語を確認!
語彙力診断

診断回数が
増える!
マイ単語帳

便利な
学習機能付き!
マイ例文帳

文章で
単語を理解!

Weblio会員登録(無料)はこちらから

「parallel logic」の部分一致の例文検索結果

該当件数 : 90件

例文

To provide a parallel/series conversion circuit capable of realizing a parallel/series conversion using the signal wiring delays and a simple logic circuit.例文帳に追加

信号の配線遅延と簡易な論理回路を用いて、パラレル・シリアル変換を実現する並列直列変換回路を提供することを課題とする。 - 特許庁

To provide a serial/ parallel conversion circuit for enabling serial/parallel conversion by using a wiring delay of a signal and a simple logic circuit.例文帳に追加

信号の配線遅延と簡易な論理回路を用いて、シリアル・パラレル変換を実現する直列並列変換回路を提供することを課題とする。 - 特許庁

Data D1 supplied to a logic circuit 3 are inputted to respective latch units 1a to 1d in parallel.例文帳に追加

ラッチ手段１ａ〜１ｄのそれぞれには、ロジック回路３に入力されるデータＤ１が並列に入力される。 - 特許庁

The high speed logic circuit 2 includes a parallel/serial conversion circuit 3, a first parallel interface 4 for interfacing an external circuit with the parallel/serial conversion circuit 3, a sampling clock generation circuit 7, a serial/parallel conversion circuit 5, and a second parallel interface 6 for interfacing the serial/parallel conversion circuit 5 with the external circuit.例文帳に追加

高速ロジック回路２は、パラレル／シリアル変換回路３と、外部回路とパラレル／シリアル変換回路３との間のインターフェースとなる第１のパラレルインターフェース４と、サンプリングクロック生成回路７と、シリアル／パラレル変換回路５と、シリアル／パラレル変換回路５と外部回路との間のインターフェースとなる第２のパラレルインターフェース６を含む。 - 特許庁

Further, the decoder is operable to control the processing logic to define, based on the lane size, a number of lanes of parallel processing in at least one of the registers, and the processing logic is operable to perform, in parallel, a data processing operation on the data elements within each lane of parallel processing.例文帳に追加