| 例文 |
"algorithm description"を含む例文一覧と使い方
該当件数 : 8件
METHOD FOR EVALUATING PERFORMANCE OF BUS IN ALGORITHM DESCRIPTION例文帳に追加
アルゴリズム記述におけるバスの性能評価方法 - 特許庁
To enable a simulation of an intermediate level between an algorithm description and an RT level description, and provide its language.例文帳に追加
アルゴリズム記述とＲＴレベル記述の中間のレベルのシミュレーションを可能にする。 - 特許庁
An operation composition device 101 applies operation composition to algorithm description 1 to generate a clock level description 3.例文帳に追加
アルゴリズム記述１を動作合成装置１０１で動作合成して、クロックレベル記述３を生成する。 - 特許庁
The operation synthesizer 2 captures an algorithm description to convert it into a clock base description and operation synthesis information.例文帳に追加
動作合成装置２は、アルゴリズム記述を入力し、クロックベース記述及び動作合成情報に変換する。 - 特許庁
To efficiently design high quality hardware in a short time from an algorithm description written in a pure C language.例文帳に追加
純粋なＣ言語で書かれたアルゴリズム記述から、品質の良いハードウェアを短期間に効率よく設計可能にする。 - 特許庁
Respective IPA and IPB in the system level IP 31 are described while being divided into processing algorithm description parts 33A and 33B, input data structure definition parts 34A and 34B and output data structure definition parts 35A and 35B.例文帳に追加
システムレベルＩＰ３１において各ＩＰＡ，Ｂは、処理アルゴリズム記述部３３Ａ，３３Ｂと、入力データ構造定義部３４Ａ，３４Ｂと、出力データ構造定義部３５Ａ，３５Ｂとに分かれて記述されている。 - 特許庁
In the system level IP31, each of IPA, IPB is described by being divided into processing algorithm description portions 33A, 33B, input data structure definition portions 34A, 34B, and output data structure definition portions 35A, 35B.例文帳に追加
システムレベルＩＰ３１において各ＩＰＡ，Ｂは、処理アルゴリズム記述部３３Ａ，３３Ｂと、入力データ構造定義部３４Ａ，３４Ｂと、出力データ構造定義部３５Ａ，３５Ｂとに分かれて記述されている。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
