| 例文 |
"vector processor"を含む例文一覧と使い方
該当件数 : 55件
The write allocation determining part generates the allocation control signal, based on a write-in pattern that is a pattern of objective addresses of the plurality of store requests, when the vector processor issues the vector store command.例文帳に追加
ベクトルプロセッサがベクトルストア命令を発行した時、ライトアロケート決定部は、複数のストアリクエストの対象アドレスのパターンである書き込みパターンに基づいてアロケート制御信号を生成する。 - 特許庁
To increase the speed of cache failure detection of a scalar load command (LDS) for a succeeding L1-cache during execution of a vector storing command (VST) in an operation processing device including a scalar processor and a vector processor.例文帳に追加
スカラプロセッサとベクトルプロセッサとを含む演算処理装置で、ベクトルストア命令(VST)実行時における、後続のL1−キャッシュに対するスカラロード命令(LDS)のキャッシュミス検出を高速化する。 - 特許庁
To provide a vectorization system generating codes taking account of a favorable balance between processings by a scalar processor and a vector processor and minimizing an execution time of a vector processing.例文帳に追加
ベクトル処理に対して、スカラプロセッサとベクトルプロセッサとによるより良好なバランスでの処理を考慮したコード生成を行うことができ、ベクトル処理の実行時間を最小に抑えることができるベクトル化方式を提供する。 - 特許庁
A vector processor 1 has frequency storing memories corresponding in number to cycles from a Load instruction LW[8] to a Store instruction SW[8] in an executed program C, and sets unique addresses to storage areas.例文帳に追加
ベクトルプロセッサ1においては、実行されるプログラムCにおけるロード命令(LW[8])からストア命令(SW[8])までのサイクル数に相当する数の度数格納用メモリを用意し、それらの記憶領域に固有のアドレスを設定する。 - 特許庁
The passing control circuit 1 provided in the vector processor is provided with a first storage part 61 which stores a first instruction as an input instruction, a second storage part 61 which stores a second instruction and a vector load instruction storage part 22 which stores a vector load instruction which is a third instruction and address area storage parts 55, 56.例文帳に追加
ベクトル処理装置に具備する追い越し制御回路1は、入力命令として第1命令を格納する第1格納部61と、第2命令を格納する第2格納部61と、第3命令であるベクトルロード命令を格納するベクトルロード命令格納部22と、アドレス領域格納部55、56とを具備する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|