例文 (104件) |
チャネル多結晶の部分一致の例文一覧と使い方
該当件数 : 104件
絶縁性基板1上に多結晶IV族半導体層2を堆積したのち、少なくともソース・ドレイン形成領域及びチャネル形成領域にIV族元素或いは希ガス元素3のいずれかをイオン注入してアモルファス化したのち、アモルファス化したIV族半導体層4のソース・ドレイン形成領域に導電型決定不純物5をイオン注入する。例文帳に追加
A polycrystalline group IV semiconductor layer 2 is deposited on an insulating substrate 1, ions of any one of group IV element or rate gas element 3 are implanted at least into a source/drain formation region and a channel formation region in the layer to amorphize the region, and then ions of conduction type determining impurities 5 are implanted into the amorphized source/drain formation region of the group IV semiconductor layer 4. - 特許庁
絶縁基板上の画素部にソース領域153d、ドレイン領域155d、チャネル領域154d及び低濃度ドーピング領域152dを有する多結晶シリコン層150dが形成され、その上に2層のゲート絶縁膜401、402が形成され、その上に絶縁膜401を介してゲート電極124dが形成される。例文帳に追加
A polycrystalline silicon layer 150d having a source region 153d, drain region 155d, channel region 154d and lightly doped region 152d is formed in a pixel area on an insulating substrate, then two-layered gate insulating films 401, 402 are formed thereon, and then a gate electrode 124d is formed via the insulating film 401 thereon. - 特許庁
この電界効果トランジスタは、トレンチの側壁内に形成されたソース43、半導体本体内に形成された、そして半導体本体の上面と共通の表面を有するドレイン42、及び垂直と水平の両方の部分を含むチャネル領域、及びトレンチの上部の多結晶シリコンゲートとを含んでいる。例文帳に追加
This field-effect transistor includes a source 43 formed in the sidewall of a trench, a drain 42 formed in the semiconductor main body and provided with a surface in common with the upper face of the semiconductor main body, a channel region including both vertical and horizontal parts, and a polycrystalline silicon gate at the upper part of the trench. - 特許庁
多結晶シリコンのゲート電極4及びソース・ドレイン拡散層領域を7覆うコバルトシリサイド膜8を形成する工程の後に、ソース・ドレイン拡散層領域とチャネル領域との間の領域に不純物イオンを注入してこれを熱処理してSDエクステンション61を形成する工程を備える。例文帳に追加
After a process, in which a cobalt silicide film 8 which covers a source/drain diffusion layer region 7 as well as a gate electrode 4 of a polycrystal silicon is formed, there are provided process where an impurity ion is implanted in the region between the source/drain diffusion layer region and a channel region, which is thermally processed to form an SD extension 61. - 特許庁
例文 (104件) |
Copyright © Japan Patent office. All Rights Reserved. |
![]() ログイン |
Weblio会員(無料)になると
![]() |
![]() ログイン |
Weblio会員(無料)になると
![]() |