「チャネル多結晶」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

さらに、前記方法では、前記多結晶半導体膜をチャネルとするトランジスタを形成する。例文帳に追加

Further in the method, a transistor having the polycrystalline semiconductor film as a channel is formed. - 特許庁

チャネル領域２に結晶粒界６を多く含むほど、ドレイン電流が小さくなる。例文帳に追加

A drain current becomes smaller with an increase of grain boundaries 6 in the channel region 2. - 特許庁

チャネル領域２に含まれる結晶粒界６の量によって、多結晶TFT１０１の特性がばらつく。例文帳に追加

A polycrystalline TFT 101 varies in characteristics depending on the volume of crystal grain boundaries 6 contained in the channel region 2. - 特許庁

横方向に結晶化したＥＬＡ多結晶ＳＩ膜を形成するために複数のマスクを使用してチャネル特性を最適化する方法例文帳に追加

METHOD FOR OPTIMIZING CHANNEL CHARACTERISTICS USING MULTIPLE MASKS FOR FORMING LATERALLY CRYSTALLIZED ELA POLYCRYSTALLINE SI FILM - 特許庁

また、多結晶シリコン膜において、チャネル領域３Ｃ内の結晶粒界の数が５以上である。例文帳に追加

Also, in the polycrystalline silicon film, the number of the crystal grain boundary present in the channel region 3C is not smaller than 5. - 特許庁

半導体装置は、チャネル領域に多結晶ケイ素膜が用いられると共に、該チャネル領域に含まれるケイ素の結晶粒数が２〜９９個である薄膜トランジスタを備える。例文帳に追加

The semiconductor device has a film transistor in whose channel zone a polycrystalline silicon film is used and where the number of silicon crystal grains included in the channel zone is 2-99. - 特許庁

この基板から製造される平面表示装置は画素部トランジスタのチャネル部は水素化非晶質シリコン膜で、駆動回路部トランジスタのチャネル部は脱水素化多結晶（微結晶）シリコン膜で構成される。例文帳に追加

In this flat display device manufactured from this substrate, the channel part of a pixel part transistor channel part is formed of a hydrogenated amorphous silicon film, and the channel part of a drive circuit part transistor is formed of a dehydrogenated polycrystalline (microcrystalline) silicon film. - 特許庁

ｎチャネルＭＩＳＦＥＴ領域をシリコン窒化膜６によりマスクして、ｐチャネル領域の多結晶ＳｉＧｅ膜７を選択的に熱酸化することにより、そのＧｅ濃度を高くする。例文帳に追加

After the n-channel MISFET region is masked by a silicon nitride film 6, the polycrystalline SiGe film 7 in the p-channel region is thermally oxidized selectively to increase its Ge concentration. - 特許庁

多結晶シリコンＴＦＴのチャネル領域内の不純物濃度分布を精密に制御して、ゲート長を短くした場合でも短チャネル効果を抑制し、かつ、閾値電圧を制御する。例文帳に追加

To restrain short channel effects even if the gate length is reduced and to control a threshold voltage by controlling the concentration distribution of impurities inside a channel region of a polycrystalline silicon TFT precisely. - 特許庁

工程を複雑にすることなく、多結晶シリコン膜に回路特性に適したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを形成することができる薄膜半導体装置及び差動増幅回路及び表示装置の提供。例文帳に追加

To provide a thin film semiconductor device, a differential amplifier, and a display device, which form an n-channel TFT and a p-channel TFT suitable for circuit characteristics on a polycrystalline silicon film without complicating manufacturing processes. - 特許庁

そのため、多結晶Ｓｉ膜１２を用いてＴＦＴを形成した場合に、スキャン方向２１のチャネルを有するＴＦＴと、スキャン方向２１に垂直な方向のチャネルを有するＴＦＴの移動度の差を抑制できる。例文帳に追加

Therefore, on case when the polycrystal Si film 12 is used to form a TFT, a difference in mobility can be suppressed between a TFT having a channel in the scanning direction 21 and that having a channel in the vertical direction to the scanning direction 21. - 特許庁

炭化珪素を用いた半導体装置を、基板部とチャネル部とで異なる結晶多形の炭化珪素を用いて製造する。例文帳に追加

A semiconductor device, where silicon carbide is used, is manufactured by using crystalline polymorphism silicon carbide which differs with a substrate part and a channel part. - 特許庁

多結晶の半導体層１に、チャネル領域２、ソース領域３、および、ドレイン領域４が形成されている。例文帳に追加

A channel region 2, a source region 3, and a drain region 4 are formed on a polycrystalline semiconductor layer 1. - 特許庁

チャネル領域上に、ゲート酸化膜３を介して多結晶シリコン膜からなる第１ゲート膜４が形成されている。例文帳に追加

A first gate film 4, composing of a polycristalline silicon film, is formed on a channel region via a gate oxide film 3. - 特許庁

Ｐチャネル領域１３Ｂの多結晶シリコン層上に形成されたＷＳｉ_2層が、相互に離隔した複数の粒子から構成される。例文帳に追加

The WSi_2 layer formed on the polysilicon layer in the P channel region 13B is composed of a plurality of particles separated from each other. - 特許庁

しかし、多結晶シリコンからなるチャネル層を有する周辺ＴＦＴと比べて、小さなオン電流しか流すことができない。例文帳に追加

However, as compared with the peripheral TFT having the channel layer composed of polycrystal silicon, only the small on current can be made to flow. - 特許庁

多結晶シリコン薄膜、これの製造方法及びこれを利用して製造されたアクティブチャネルに対する方向依存性がない薄膜トランジスタ例文帳に追加

POLYCRYSTALLINE THIN FILM, METHOD OF PRODUCING SAME, AND THIN FILM TRANSISTOR FREE OF DIRECTIONAL DEPENDENCE WITH RESPECT TO ACTIVE CHANNEL PRODUCED BY USING SAME - 特許庁

薄膜多結晶シリコンをチャネル部に用いたトランジスタを有する半導体装置の特性を向上する。例文帳に追加

To enable a semiconductor device equipped with a transistor in which a channel is formed of thin film polycrystalline silicon to be improved in characteristics. - 特許庁

有機フィルム上にチャネル形成領域、ソース領域、およびドレイン領域を有する多結晶シリコンまたは微結晶シリコンからなる非単結晶半導体層を形成し、当該非単結晶半導体層のチャネル形成領域を除いた領域を紫外光によって結晶化を助長したソース領域およびドレイン領域を形成する。例文帳に追加

A non-monocrystal semiconductor layer made of polycrystalline or micronized crystal silicon having a channel-forming layer, a source region and a drain region on an organic film is constituted. - 特許庁

多結晶シリコン膜３のチャネル領域には結晶粒界や結晶欠陥があるため電子はスムーズに通過できないが、単結晶領域１０２を設けることで、電子は主に単結晶領域１０２を通過するようになるため、電界効果移動度を高くすることができる。例文帳に追加

Although electrons cannot smoothly pass as a grain boundary and crystal defect exists in the channel region of the poly-crystal silicon film 3, by providing the single crystal region 102, the electrons mainly pass the single crystal region 102 and raise a field effect mobility. - 特許庁

また、基板部の結晶多形を、４Ｈ型または６Ｈ型とし、チャネル部分の結晶多形を６Ｈ型、３Ｃ型、１５Ｒ型のいずれかにする。例文帳に追加

The crystalline polymorphism of a substrate part is made a 4H type or 6H type and the crystalline polymorphism of a channel part is made as any of 6H type, 3C type and 15R type. - 特許庁

こうして、前記トレンチ溝を充填するｐ型多結晶Ｓｉをゲート領域とする接合ＦＥＴにおいて、少なくとも前記チャネル領域の側壁部分がｐ型多結晶Ｓｉゲート領域と酸化膜を介さずに接する。例文帳に追加

Thus, in a junction FET where a p-type polycrystalline Si with which the trench is filled is made a gate region, at least the side wall of the channel region makes contact with the p-type polycrystalline Si gate region without intervening an oxide film therebetween. - 特許庁

表示部１２の画素をスイッチング制御する画素トランジスタ１６のチャネル領域を、多結晶の半導体により形成し、単結晶の半導体の場合よりも光感度を低くして、光リークを抑制する。例文帳に追加

A channel area of a pixel transistor 16 performing switching control over pixels of a display part 12 is formed of a polycrystalline semiconductor and the light sensitivity is made lower than a single-crystal semiconductor to suppress a light leak. - 特許庁

そして、多結晶シリコン膜３のチャネル領域中において、各ソース・ドレイン領域１０１間を繋ぐ単結晶領域１０２が、透明絶縁性基板１に対して垂直に複数形成されている。例文帳に追加

In the channel region of the poly-crystal silicon film 3, a plurality of single crystal regions 102 connecting between the source/ drain region 101 are formed vertical to the transparent insulating substrate 1. - 特許庁

有機半導体層を積層構造とし、少なくとも上層の有機半導体層は多結晶状態、又は単結晶状態を有し、下層の有機半導体層はチャネルとして機能する材料からなる。例文帳に追加

The semiconductor device consists of an organic semiconductor layer which has a laminated structure, wherein at least the upper organic semiconductor layer has polycrystallinity or single crystallinity and the lower organic semiconductor layer is composed of a material which functions as a channel. - 特許庁

そして、表示部１２を駆動する駆動部１３の駆動トランジスタ１８のチャネル領域を単結晶の半導体により形成し、多結晶の半導体の場合よりキャリア移動度を高くして、駆動能力を向上する。例文帳に追加

Then a channel area of a driving transistor 18 of a drive part 13 driving the display part 12 is formed of a single-crystal semiconductor and the carrier mobility is made higher than the polycrystalline semiconductor to improve the driving capability. - 特許庁

それにより、アニールの際に、厚膜(13a)部分に一部非溶融の半導体膜を残し、この非溶融部分の突出部分から少なくともチャネル領域に大結晶粒の多結晶シリコン膜(131)を成長させる。例文帳に追加

At annealing, a semiconductor film which is non-meltable in part is left at the thick-film (13a) part, and a polycrystalline silicon film (131) whose crystal grains are large is formed from the projection part of the non-meltable part to at least the channel region. - 特許庁

この結晶性珪素膜は、特定の方向延在した細長い多数の結晶構造体が集合してなるもので、この延在方向とチャネルにおけるキャリアの移動方向とを合わせることにより、上述した特性を得ることができる。例文帳に追加

This crystallized silicon film comprises a cluster of many slender crystal structures extending in a specified direction, and the described characteristics can be obtained by aligning the extended direction with the movable direction of carriers in the channels. - 特許庁

フローティングゲートＦＧ上に層間絶縁膜８を介してコントロールゲートＣＧを積み重ねたｎチャネル型セルトランジスタにおいて、このセルトランジスタを埋め込みチャネル型とし、さらに上記フローティングゲートＦＧをｐ型の多結晶シリコン膜９で構成するものである。例文帳に追加

In an n-channel cell transistor where a control gate CG is stacked on a floating gate FG through an interlayer insulation film 8, the cell transistor is buried channel type and the floating gate FG is composed of a p-type polysilicon film 9. - 特許庁

ゲート電極１９は、シリコン基板１０側から、相互に隣接して形成されたＮチャネル領域１３ＡとＰチャネル領域１３Ｂとを有する多結晶シリコン層１３、ＷＳｉ_2層１４、ＷＳｉＮ層１５、ＷＮ層１６、及びＷ層１７を順次に備える。例文帳に追加

The gate electrode 19 comprises a polysilcon layer 13 having an N channel region 13A and a P channel region 13B, a WSi_2 layer 14, a WSiN layer 15, a WN layer 16, and a W layer 17 formed contiguously to each other from the silicon substrate 10 side. - 特許庁

インバータ５８，６０の各々の負荷抵抗は、多結晶ポリシリコンで形成され、バルクのトランジスタであるＮチャネルＭＯＳトランジスタ５８４，６０４の上層に形成可能なＰチャネル薄膜トランジスタ５８２，６０２によってそれぞれ構成される。例文帳に追加

Load resistors of inverters 58 and 60 are made of polycrystal polysilicon, and composed of P-channel thin film transistors 582 and 602 which can be formed on the upper layers of N-channel MOS transistors 584 and 604 as bulk transistors, respectively. - 特許庁

インバータ５８，６０の各々の負荷抵抗は、多結晶ポリシリコンで形成され、バルクのトランジスタであるＮチャネルＭＯＳトランジスタ５８４，６０４の上層に形成可能なＰチャネル薄膜トランジスタ５８２，６０２によってそれぞれ構成される。例文帳に追加

Load resistances of invertors 58 and 60 are formed with polycrystal polysilicon, and composed of P-channel thin film transistor 582 and 602 which can be formed on upper layers of N-channel MOS transistor 584 and 604 that are bulk transistors, respectively. - 特許庁

半導体層（多結晶シリコーン層）パターンに凹凸構造を形成してチャネル領域縁でのチャネル長さを増加させることによってＴＦＴの駆動特性を向上させることができる薄膜トランジスタ、平板表示装置及びその製造方法を提供する。例文帳に追加

To provide a thin film transistor that can enhance the driving characteristics of the thin film transistor by forming an uneven structure in a semiconductor layer (polycrystalline silicon layer) pattern to increase the channel length at an edge of a channel region, a flat panel display device, and a manufacturing method thereof. - 特許庁

また、チャネル部を形成する工程は、第一の結晶多形の炭化珪素の一部をエッチングし、エッチングされた箇所の全部あるいは一部に第二の結晶多形の炭化珪素を形成してなり、第一と第二の結晶多形の炭化珪素の導電型を所望の半導体装置となるように制御する。例文帳に追加

In the process for forming a channel part, a part of first crystalline polymorphic silicon carbide is etched and second crystalline polymorphic silicon carbide is formed in the entire or a part of the etched place and the conductivity type of first and second crystalline polymorphic silicon carbide is controlled for forming a desired semiconductor device. - 特許庁

ＳＬＳ結晶化法で多結晶シリコン薄膜を製造する場合製造される多結晶シリコンの形状を制御する方法及びこれを利用して製造された多結晶シリコン薄膜の提供並びに、上記製造された多結晶シリコン薄膜を用いてアクティブチャネル方向によるＴＦＴ特性の依存性がない優秀な特性を有するＴＦＴを提供する。例文帳に追加

To provide a method of controlling a conformation of polycrystalline silicon formed when a polycrystalline silicon thin film is produced by the SLS crystallization method and a polycrystalline silicone thin film made by the method, and also to provide a TFT having an excellent characteristics free from the dependence of the TFT characteristics on the direction of an active channel, by making use of the polycrystalline silicon thin film produced by the above method. - 特許庁

電荷を転送する転送チャネル４と、絶縁膜３３を挟み転送チャネル４の一部分に対向して配置された転送電極１４とを備え、転送電極１４は、金属と多結晶シリコンとの反応を防止する反応防止膜１４ｃを介して金属部位１４ａが多結晶シリコン１４ｂに包囲されている。例文帳に追加

The solid state imaging device comprises a charge transfer channel 4, and a transfer channel 14 arranged oppositely to a part of the transfer channel 4 while sandwiching an insulating film 33 wherein the transfer channel 14 has a metal portion 14a surrounded by polysilicon 14b through a film 14c for preventing the reaction of metal and polysilicon. - 特許庁

ｎ型の導電型を有する不純物が導入された多結晶シリコン膜からなるｎ型ゲート電極１０Ｎを備えるｎチャネル型のＭＩＳＦＥＴＱ_Ｌと、ｐ型の導電型を有する不純物が導入された多結晶シリコン膜からなるｐ型ゲート電極１０Ｐを備えるｎチャネル型のＭＩＳＦＥＴＱ_Ｈとからメモリセルを形成する。例文帳に追加

A semiconductor integrated circuit device forms a memory cell of an n-channel MISFETQ_L including an n-type gate electrode 10N made of a polycrystalline silicon film with impurities having an n-type conductivity type introduced, and an n-channel MISFETQ_H including a p-type gate electrode 10P made of a polycrystalline silicon film with impurities having a p-type conductivity type introduced. - 特許庁

第１の多結晶シリコン膜９ａによってｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極９ｎと、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極９ｐと、容量素子ＰＩＰの下部電極１３とを形成した後、第２の多結晶シリコン膜１５ａによって容量素子ＰＩＰの上部電極１５と、抵抗素子Ｒの抵抗体１８とを形成する。例文帳に追加

A gate electrode 9n of an (n) channel type MISFETQn and a gate electrode 9p of a (p) channel type MISFETQp and a lower electrode 13 of a capacitive element PIP are formed of a first polycrystalline silicon film 9a, and then an upper electrode 15 of the capacitive element PIP and a resistor 18 of a resistance element R are formed of a second polycrystalline silicon film 15a. - 特許庁

ソース領域及び第１ドレイン領域の少なくとも一方が金属或いは多結晶半導体からなるとともに、前記金属或いは多結晶半導体と半導体チャネル層との間に形成されたトンネル絶縁膜を有する。例文帳に追加

The field-effect semiconductor device includes a source region and a first drain region at least one of which is formed of a metal material or a polycrystal semiconductor and also includes a tunnel insulating film formed between the metal material or polycrystal semiconductor and a semiconductor channel layer. - 特許庁

表示性能の優れたディスプレイパネルを安価に得るため、直接成長多結晶シリコン膜をチャネル層に用いたボトムゲート構造TFTを実現するために、ゲート絶縁膜中の固定電荷を低減し、かつ直接成長法による半導体多結晶膜の成膜温度を低温化する。例文帳に追加

To reduce fixed charges in a gate insulating film and to lower the film forming temperature of a semiconductor polycrystalline film by a direct growing method in order to achieve a bottom gate structure TFT using a directly grown polycrystalline silicon film for a channel layer in order to obtain a display panel with an excellent display performance at a low cost. - 特許庁

多結晶シリコン層１３の上に絶縁層１４，ゲート電極１５を形成し、このゲート電極１５をマスクとして多結晶シリコン層１３に不純物を導入して、チャネル領域１３ａ，ソース領域１３ｂおよびドレイン領域１３ｃを自己整合的に形成する。例文帳に追加

An insulating layer 14 and a gate electrode 15 are formed on the layer 13 and impurities are introduced in the layer 13 using this gate electrode 15 as a mask to form a channel region 13a, a source region 13b and a drain region 13c in the layer 13 in a self-alignment manner. - 特許庁

第１裏面遮光膜３が少なくとも薄膜トランジスタの多結晶シリコン層７に対向する位置に形成され、第２裏面遮光膜５が多結晶シリコン層７のチャネル領域に対向する位置に開口部１９を有する。例文帳に追加

The first back surface light shielding film 3 is formed at a position facing the polycrystalline silicon layer 7 of the thin film transistor at least, and the second back surface light shielding film 5 is provided with an opening part 19 on a position facing the channel region of the polycrystalline silicon layer 7. - 特許庁

薄膜トランジスタのチャネル領域に用いた場合にそのキャリア移動度を高め、且つ、特性ばらつきを小さくする多結晶半導体薄膜の製造方法、多結晶半導体薄膜、半導体装置及び表示装置を提供する。例文帳に追加

To provide a method for forming a polycrystalline semiconductor thin film which can enhance carrier mobility while suppressing a variation in characteristic when it is employed in a channel region of a thin film transistor, and to provide a polycrystalline semiconductor thin film, a semiconductor device and a display. - 特許庁

ｎチャネル型ＭＩＳＦＥＴ２４のゲート電極１８とキャパシタ２０の上部電極１９とは、同層の多結晶シリコン膜をパターニングすることで形成されている。例文帳に追加

The gate electrode 18 of the n-channel MISFET 24 and the upper electrode 19 of the capacitor 20 are formed by patterning a polysilicon film in the same layer. - 特許庁

薄膜多結晶シリコンで形成されたソース・ドレイン領域３及びチャネル部４にはダングリングボンドがあり、トランジスタの特性が劣化する。例文帳に追加

Dangling bonds reside in the source/drain region 3 and the channel 4 formed of thin film polycrystalline silicon to deteriorate the transistor in characteristics. - 特許庁