意味 | 例文 (101件) |
バイポーラ・トランジスタを含む例文一覧と使い方
該当件数 : 101件
バイポーラ・トランジスタ例文帳に追加
BIPOLAR TRANSISTOR - 特許庁
ヘテロ接合バイポーラ・トランジスタ例文帳に追加
ダブルヘテロ接合バイポーラ・トランジスタ例文帳に追加
バイポーラ・トランジスタを含む半導体構造例文帳に追加
ヘテロ接合バイポーラ・トランジスタの製造方法例文帳に追加
METHOD FOR MANUFACTURING HETEROJUNCTION BI-POLAR TRANSISTOR - 特許庁
バイポーラ・トランジスタおよびその製造方法例文帳に追加
BIPOLAR TRANSISTOR AND ITS MANUFACTURING METHOD - 特許庁
縦型バイポーラ・トランジスタおよびその製造方法例文帳に追加
VERTICAL BIPOLAR TRANSISTOR AND METHOD FOR MANUFACTURING THEREFOR - 特許庁
垂直型バイポーラ・トランジスタの製造方法例文帳に追加
METHOD FOR MANUFACTURING VERTICAL BIPOLAR TRANSISTOR - 特許庁
変成へテロ接合バイポーラ・トランジスタ例文帳に追加
自己整合性バイポーラ・トランジスタの製造方法例文帳に追加
MANUFACTURE OF SELF-ALIGNED BIPOLAR TRANSISTOR - 特許庁
バイポーラ・トランジスタの製造方法例文帳に追加
MANUFACTURE FOR BIPOLAR TRANSISTOR - 特許庁
ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路例文帳に追加
HETEROJUNCTION BIPOLAR TRANSISTOR AND SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁
片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ例文帳に追加
VERY HIGH SPEED HETEROJUNCTION BIPOLAR TRANSISTOR HAVING CANTILEVERED BASE - 特許庁
SiGeヘテロ接合バイポーラ・トランジスタ及びその製造方法例文帳に追加
SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF MANUFACTURING THE SAME - 特許庁
シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法例文帳に追加
METHOD OF MANUFACTURING SILICON GERMANIUM BIPOLAR TRANSISTOR - 特許庁
ヘテロ接合バイポーラ・トランジスタおよびその製造方法例文帳に追加
HETERO-JUNCTION BIPOLAR TRANSISTOR AND ITS MANUFACTURING METHOD - 特許庁
バイポーラ・トランジスタのコレクタ領域をカウンタ・ドープする方法例文帳に追加
METHOD OF COUNTER-DOPING COLLECTOR REGION OF BIPOLAR TRANSISTOR - 特許庁
バイポーラ・トランジスタのカーバチャと温度関数を補償する回路例文帳に追加
CIRCUIT FOR COMPENSATING TEMPERATURE FUNCTION AND CURVATURE OF BIPOLAR TRANSISTOR - 特許庁
エピタキシャル・ベース・バイポーラ・トランジスタおよびその製造方法例文帳に追加
EPITAXIAL BASE BIPOLAR TRANSISTOR AND ITS MANUFACTURING METHOD - 特許庁
電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ例文帳に追加
INSULATED GATE BIPOLAR TRANSISTOR COMPRISING CURRENT SUPPRESSING LAYER - 特許庁
ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路例文帳に追加
HETEROJUNCTION BIPOLAR TRANSISTOR ELEMENT INTEGRATED CIRCUIT - 特許庁
ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベース形成方法例文帳に追加
FORMING METHOD OF SILICON GERMANIUM BASE OF HETEROJUNCTION BIPOLAR TRANSISTOR - 特許庁
SiGeバイポーラ・トランジスタは、コレクタ及びサブコレクタが形成された半導体基板を含む。例文帳に追加
An SiGe heterojunction bipolar transistor comprises a semiconductor substrate with a collector and a subcollector. - 特許庁
エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ(HBT)例文帳に追加
HETEROJUNCTION BIPOLAR TRANSISTOR(HBT) HAVING IMPROVED EMITTER/BASE GRADING STRUCTURE - 特許庁
単結晶ベースを有するヘテロ接合バイポーラ・トランジスタ及び関連する方法例文帳に追加
HETERO-JUNCTION BIPOLAR TRANSISTOR HAVING SINGLE CRYSTAL BASE AND METHOD RELATED THERETO - 特許庁
自己整合シリサイドおよび自己整合エミッタ・コンタクト境界を有するバイポーラ・トランジスタ例文帳に追加
BIPOLAR TRANSISTOR HAVING SELF-ALIGNED SILICIDE AND SELF-ALIGNED EMITTER CONTACT BORDER - 特許庁
n+領域12は、バイポーラ・トランジスタの埋め込みサブコレクタと同時に形成することができる。例文帳に追加
An n^+-region 12 can be formed concurrently with the buried sub-collector of a bipolar transistor. - 特許庁
サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ例文帳に追加
BIPOLAR TRANSISTOR HAVING MAJORITY CARRIER ACCUMULATION LAYERS AS SUB-COLLECTOR - 特許庁
降伏電圧を増大させるGaAsSb/InP ヘテロ接合バイポーラ・トランジスタ(HBT)を提供する。例文帳に追加
To provide a GaAsSb/InP hetero-junction bipolar transistor (HBT) that increases breakdown voltage. - 特許庁
第1アレイ(41)内のバイポーラ・トランジスタ(42)は互いに平行である。例文帳に追加
The bipolar transistors ( 42 ) in the first array ( 41 ) are parallel to one another. - 特許庁
バイポーラ・トランジスタを使用した高出力インピーダンスを持つ電流ソース/シンク例文帳に追加
CURRENT SOURCE/SINK WITH HIGH OUTPUT IMPEDANCE USING BIPOLAR TRANSISTOR - 特許庁
高性能のヘテロ接合バイポーラ・トランジスタを形成する方法を提供する。例文帳に追加
To provide a method to form a high performance hetero-junction bipolar transistor. - 特許庁
ヘテロ接合バイポーラ・トランジスタ及びその製造方法を提供する。例文帳に追加
To provide a heterojunction bipolar transistor, and to provide a method of manufacturing the heterojunction bipolar transistor. - 特許庁
低抵抗のコレクタ・リーチスルーを有する高速バイポーラ・トランジスタを構築すること。例文帳に追加
To provide a high speed bipolar transistor having a reach-through structure formed by a low resistance collector. - 特許庁
バイポーラ・トランジスタの、浅いベース接合形成する方法を提供する。例文帳に追加
To provide a method of forming a shallow base junction of a bipolar transistor. - 特許庁
突出外因性ベース延長部による自己整合型バイポーラ・トランジスタおよびその形成方法例文帳に追加
SELF-ADJUSTING BIPOLAR TRANSISTOR USING PROJECTING EXOGENOUS BASE EXTENSION, AND FORMATION METHOD THEREFOR - 特許庁
フォトリソグラフィ工程を必要とすることなく、高性能・高消費電力の縦型バイポーラ・トランジスタと低消費電力の縦型バイポーラ・トランジスタとを同時に得ることが可能な半導体装置を提供する。例文帳に追加
To provide a semiconductor device in which a vertical bipolar transistor with high performance and high power consumption and another vertical bipolar transistor with low power consumption can be obtained at the same time without a photo lithography step. - 特許庁
本発明は、また、盛上った外因性ベースを備えるバイポーラ・トランジスタとこの盛上った外因性ベース上に位置するシリサイドとを備えるヘテロ接合バイポーラ・トランジスタも提供する。例文帳に追加
The bipolar transistor has the raised and extrinsic base, and the hetero-junction bipolar transistor has silicide positioned on the raised and extrinsic base. - 特許庁
nチャネル型MISFET、pチャネル型MISFET、npnバイポーラ・トランジスタおよびpnpバイポーラ・トランジスタを有する半導体集積回路装置の高性能化を実現する。例文帳に追加
To realize increase in the performance of a semiconductor integrated circuit device having an n-channel MISFET, a p-channel MISFET, an npn bipolar transistor and a pnp bipolar transistor. - 特許庁
BiCMOSプロセスは付加的なバイポーラ・デバイスを提供する.これ(バイポーラ・トランジスタ)はアナログ設計での働き者であった.例文帳に追加
BiCMOS processes provide an additional bipolar device, which has been the workhorse of analog design. - コンピューター用語辞典
ポリシリコン−ポリシリコン・キャパシタ,MOSトランジスタ,バイポーラ・トランジスタを同時に形成する方法例文帳に追加
METHOD FOR FORMING POLYSILICON-POLYSILICON CAPACITOR, MOS TRANSISTOR, AND BIPOLAR TRANSISTOR SIMULTANROUSLY - 特許庁
ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベースを形成するプロセスを提供すること。例文帳に追加
To provide a process for forming the silicon germanium base of a heterojunction transistor. - 特許庁
単結晶外部ベース及びエミッタを備えたヘテロ接合バイポーラ・トランジスタ及び関連する方法例文帳に追加
HETERO-JUNCTION BIPOLAR TRANSISTOR EQUIPPED WITH SINGLE CRYSTAL EXTERNAL BASE AND EMITTER, AND METHOD RELATED THERETO - 特許庁
ヘテロジャンクション・バイポーラ・トランジスタ(HBT)回路及びその回路設計方法並びにそれを用いた動作解析方法例文帳に追加
HETERO-JUNCTION BIPOLAR TRANSISTOR(HBT) CIRCUIT, CIRCUIT DESIGNING METHOD THEREOF AND OPERATION ANALYZING METHOD USING THE SAME - 特許庁
各導通経路(378〜384)は、ヘテロ接合バイポーラ・トランジスタのような、複数のスイッチング・デバイス(388〜402、410〜424)を含む。例文帳に追加
Each conduction path (378-384) includes a plurality of switching devices (388-402 and 410-424), such as heterojunction bipolar transistors. - 特許庁
種々の実施形態により、3重メサ型構造よりも平面的なプロフィルを有するバイポーラ・トランジスタの垂直構造を提供すること。例文帳に追加
To provide a vertical construction of a bipolar transistor having a flatter profile than triple mesa structure according to various embodiments. - 特許庁
SiGeベース抵抗が低減されるSiGeヘテロ接合バイポーラ・トランジスタを形成する方法を提供すること。例文帳に追加
To provide a method of manufacturing an SiGe heterojunction bipolar transistor which reduces the SiGe base resistance. - 特許庁
BICMOS統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタ例文帳に追加
BIPOLAR TRANSISTOR WITH RAISED EXTRINSIC SELF-ALIGNED BASE USING SELECTIVE EPITAXIAL GROWTH FOR BICMOS INTEGRATION - 特許庁
意味 | 例文 (101件) |
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |