例文 (5件) |
内部ゲーティングの部分一致の例文一覧と使い方
該当件数 : 5件
内部マーカーを使用せずに医療処置をゲーティングするための装置及び方法を提供する。例文帳に追加
To provide an apparatus and method for gating medical procedures without using an internal marker. - 特許庁
パワーゲーティング回路は、VCCに結合したソースと、第1の昇圧された、または非昇圧のパワーゲーティング制御信号を受取るためのゲートと、スイッチングされた内部VCC電圧を形成するドレインとを有するPチャネルトランジスタを含む。例文帳に追加
The power gating circuit includes a P-channel transistor having a source coupled to a VCC, a gate for receiving a first boosted or non-boosted power gating control signal, and a drain for forming a switched internal VCC voltage. - 特許庁
パワーゲーティング回路は、スタンバイモードの間、第1および第2の内部電源電圧を中間点基準電圧に強制するための回路をさらに含む。例文帳に追加
The power gating circuit further includes a circuit for forcibly turning first and second internal power supply voltages to a midpoint reference voltage during a standby mode. - 特許庁
Nチャネルトランジスタは、VSSに結合したソースと、第2の昇圧された、または非昇圧のパワーゲーティング制御信号を受取るためのゲートと、スイッチングされた内部VSS電源を形成するドレインとを有する。例文帳に追加
An N-channel transistor includes a source coupled to a VSS, a gate for receiving a second boosted or non-boosted power gating control signal, and a drain for forming a switched internal VSS power source. - 特許庁
クロックゲーティング制御回路40は、同期化ブロックSB(j)(j=0〜15)のいずれかの受信レジスタ21がデータの取り込みを行った場合、内部クロックφを少なくとも2個通過させ、同期化クロックφs(j)として、該当する同期化ブロックSB(j)の同期化シフトレジスタ30に供給する。例文帳に追加
When either of reception registers 21 of synchronization blocks SB(j) (j=0 to 15) takes in data, a clock gating control circuit 40 makes at least two of internal clocks ϕ pass, and supplies them as synchronization clocks ϕs(j) to synchronization shift register 30 of corresponding synchronization blocks SB(j). - 特許庁
例文 (5件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |