例文 (2件) |
LTRAsを含む例文一覧と使い方
該当件数 : 2件
The technology for the semiconductor element manufacturing method includes a process of forming the epitaxial layer on the upper portion of the element separating structure of the recess gate area, designing the semiconductor element of the SOI tunnel structure, thereby, reducing the ion implantation concentration in the channel area and improving characteristics of refresh of the element, tWR and LTRAS.例文帳に追加
本発明は半導体素子の製造方法に関し、特にリセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、SOIチャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、tWR及びLTRAS特性を改良することができる技術である。 - 特許庁
To provide a semiconductor element manufacturing method which forms an epitaxial layer on an upper portion of an element separating structure of a recess gate area, designs a semiconductor element of an SOI tunnel structure, thereby, reduces an ion implantation concentration in a channel area and can improve characteristics of refresh of the element, tWR and LTRAS.例文帳に追加
リセスゲート領域の素子分離構造上部にエピタキシャル層を形成し、SOIチャンネル構造の半導体素子を設計することによりチャンネル領域にイオン注入濃度を低減させ、素子のリフレッシュ、tWR及びLTRAS特性を改良することができる半導体素子の製造方法を提供する。 - 特許庁
例文 (2件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |