| 例文 | 類語 |
de4を含む例文一覧と使い方
該当件数 : 5件
The method comprises a first step for writing data elements de1 to de4 to sectors se1 to se6 and a second step for storing the data elements de1 to de4 intermediately.例文帳に追加
第1ステップは、データ要素de1からde4をセクタse1からse6に書き込むステップと、第2ステップは、このデータ要素de1からde4を中間的に保存するステップを含む。 - 特許庁
A correction time adder 182 holds the signal DE3, adds the signal DE3 being held and a correction signal DE4 and outputs the adding result as a new correction signal DE4.例文帳に追加
補正時間加算器182は補正時間検出信号DE3を保持するとともに、保持した補正時間検出信号DE3と補正信号DE4とを加算し、加算結果を補正信号DE4として出力しする。 - 特許庁
A control timing corrector 181 corrects a control signal US1 using the signal DE4 and outputs a control signal US1a.例文帳に追加
制御タイミング補正器181は制御信号US1を補正信号DE4を用いて補正し、制御信号US1aを出力する。 - 特許庁
The method further comprises a third step for writing one or more subsequent data elements de2 to de4 according to their order in the sequence to a contiguous sub-sequence wherein the sub-sequence is adjacent to the sector.例文帳に追加
第3ステップは、シーケンス内の各々の順番に従って1以上の後続するデータ要素de2からde4を、前記セクタの隣接サブシーケンスに書き込むステップをさらに含む。 - 特許庁
A circuit 2 for generating the modified clock signal from an input clock signal is provided by a delay line formed of digitally controlled delay line elements between DE1, DE2, DE3, DE4 which a state change propagates.例文帳に追加
入力クロック信号から変更されたクロック信号を発生するための回路2が遅延ラインによって設けられており、この遅延ラインは状態変化が伝わるDE_1、DE_2、DE_3、DE_4間の、デジタル制御された遅延ライン要素によって形成されている。 - 特許庁
| 例文 | 類語 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|