| 例文 |
level two cacheの部分一致の例文一覧と使い方
該当件数 : 4件
When the cache access mode switchover signal S10 is at "H" level, the one-cycle access mode is established, and when the cache access mode switchover signal S10 is at "L" level, the two-cycle access mode is established.例文帳に追加
キャッシュアクセスモード切替信号S10が「H」レベルの場合は1サイクルアクセスモードであり、キャッシュアクセスモード切替信号S10が「L」レベルの場合は2サイクルアクセスモードである。 - 特許庁
A computer cache memory having at least two levels includes associativity sets allocated to congruence groups, each congruence group having multiple associativity sets (preferably two) in the higher level cache and multiple associativity sets (preferably three) in the lower level cache.例文帳に追加
少なくとも2つのレベルを有するコンピュータ・キャッシュ・メモリが、一致グループに割り振られた連想セットを含み、各一致グループは、高レベル・キャッシュにおいて複数の(望ましくは、2つの)連想セットを有し、低レベル・キャッシュにおいて複数の(望ましくは、3つの)連想セットを有する。 - 特許庁
Some of today's most advanced processors, like the PENTIUM processor, have a two-level caching scheme utilizing both a primary cache and a secondary cache, where data contained in the primary cache is accessible 50 to 150 times faster than data in main memory.例文帳に追加
PENTIUMプロセッサのような今日の最新のプロセッサの幾らかは、1次キャッシュと2次キャッシュを利用する2レベルキャッシュスキームを有し、1次キャッシュに包含されたデータは、メインメモリのデータよりも50乃至150倍速くアクセスされ得る。 - 特許庁
At refill permission execution level holding parts 4 and 5, whether or not two ways 32 and 33 of a set associative cache memory are allowed to be refilled is set corresponding to the execution level values of the programs.例文帳に追加
2個のウェイ2、3を持つセットアソシアティブキャッシュメモリの各ウェイ2、3に対して、リフィルを許可するか否かを、プログラムの実行レベル値に応じて設定するリフィル許可実行レベル保持部4、5を設ける。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|