| 例文 |
multiple-input gateの部分一致の例文一覧と使い方
該当件数 : 2件
A second delay apparatus delays the output signal of the OR gate for integral multiple of period of the input data, and supplies it to the OR gate.例文帳に追加
第2遅延器はORゲートの出力信号を入力データの周期の整数倍だけ遅延させてORゲートに供給する。 - 特許庁
In the high-frequency low-noise amplifier such that multiple amplifier elements T1 to T3 with electrodes of gate, drain, and source are multistage-connected from an input terminal IN to an output terminal, where a branch circuit is provided with a resistor R connected in the output transmission line of at least one amplifier element connected at the second stage or later.例文帳に追加
入力端子INと出力端子OUTとの間に、ゲートおよびドレイン、ソースの各電極を有する複数の増幅素子T1〜T3を多段に接続した高周波低雑音増幅器において、2段目以降に接続された少なくとも1つの増幅素子の出力側伝送路に分岐路を設け、この分岐路に抵抗Rを接続している。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|