例文 (2件) |
ternary additionの部分一致の例文一覧と使い方
該当件数 : 2件
Upon detecting the transmission of a predetermined signal, a first/second value deciding part 105 decides the first value and second value in the ternary based on the co-phase addition value, and outputs the decision result.例文帳に追加
第1/第2値判定部105は、所定の信号の送信を検出した時、同相加算値に基づき、3値の内の第1の値と第2の値とを判定し、判定結果を出力する。 - 特許庁
The CMOS adder is provided with an addition part 1 which inputs two signals A and B represented by ternary signed digit numbers of "+1", "0", and "-1" and outputs an addition signal S1, and a carry part 2 which inputs two signals A and B and outputs a carry signal C1.例文帳に追加
「+1」、「0」、「−1」の3値のサインデジット数による2つの信号AとBを入力して加算信号S1を出力する加算部1と、2つの信号AとBを入力して桁上げ信号C1を出力する桁上げ部2とを具備する。 - 特許庁
例文 (2件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |