例文 (3件) |
totem pole outputの部分一致の例文一覧と使い方
該当件数 : 3件
An output buffer circuit 10 is constituted of a totem pole circuit obtained by cascade-connecting two Nch MOS transistors Q1, Q2, and a node (VOUT) of the two MOS transistors Q1, Q2 is connected to a data electrode C0 of a display cell.例文帳に追加
出力バッファ回路10は、2つのNchMOSトランジスタQ1、Q2を縦続接続したトーテムポール回路で構成され、2つのMOSトランジスタの接続点(VOUT)を表示セルのデータ電極C0に接続する。 - 特許庁
To realize a high impedance level output without being accompanied by excessive losses when reusing electric power recovered by a power recovering part, in a display driving device which is provided with the power recovering part, and the output circuit part of which comprises a totem pole type output circuit part using N-type MOS transistors and a level shifter to drive the output circuit part.例文帳に追加
電力回収部と出力回路部がN型MOSトランジスタによるトーテムポール型出力回路とその出力回路部を駆動するレベルシフタ回路とを備えた表示駆動装置において、電力回収部で回収した電力を再利用する際に余分な損失を伴わず、ハイ・インピーダンスレベルの出力を実現できるようにする。 - 特許庁
The ASIC includes an integrated CPU 10, an integrated network interface controller(NIC) 11, I/O devices 13 to 16 including ones for ATA 16 and SCSI 15, their signal buffers, and the transceiver circuit for amplification and has totem pole output or open-drain output as its output, which can be enabled and outputted to positive NOT or wired-OR.例文帳に追加
ASICは集積CPU(10)、集積ネットワークインターフェイス制御装置(NIC)(11)、ATA(16)とSCSI(15)用を含むI/O装置(13−16)、およびその信号バッファ、増幅用のトランシーバ回路を含んでなり、その出力をトーテムポールまたはオープンドレイン出力として、能動否定またはワイヤードORにイネーブルして出力できる。 - 特許庁
例文 (3件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |