| 例文 |
tra1を含む例文一覧と使い方
該当件数 : 9件
A third resistor Ra5 is connected between an emitter of the first transistor Tra1 and a ground point.例文帳に追加
第１のトランジスタＴｒａ１のエミッタと接地点との間に第３の抵抗Ｒａ５が接続されている。 - 特許庁
A collector of a first transistor Tra1 is connected to the reference terminal Vref, and control voltage is applied to a base.例文帳に追加
第１のトランジスタＴｒａ１のコレクタは参照端子Ｖｒｅｆに接続され、ベースに制御電圧が印加される。 - 特許庁
This enables the determination of failure candidates during the response for the failure test from the final state of the means for processing the test response TRA1 by computing.例文帳に追加
これを用いて、テスト応答処理手段ＴＲＡ１の最終状態から故障テスト応答中の故障候補を演算により求めることが可能となる。 - 特許庁
The device is also provided with a first driver circuit TR1 provided with a driver input side TRE1 and a first driver output side TRA1.例文帳に追加
第１のドライバ入力側ＴＲＥ１および第１のドライバ出力側ＴＲＡ１を備えた第１のドライバ回路ＴＲ１が設けられている。 - 特許庁
An isolation insulating film 26 is formed so that an active region of a first access transistor TrA1 and a substrate contact region Rsub can be integrated with each other in a plan view.例文帳に追加
第１のアクセストランジスタＴｒＡ１の活性領域と基板コンタクト領域Ｒｓｕｂが平面視して一体になるように分離絶縁膜２６を形成する。 - 特許庁
A dummy gate electrode 16c is formed on the semiconductor substrate 11 between the active region of the first access transistor TrA1 and the substrate contact region Rsub.例文帳に追加
そして、第１のアクセストランジスタＴｒＡ１の活性領域と基板コンタクト領域Ｒｓｕｂとの間に位置する半導体基板１１上にはダミーゲート電極１６ｃを形成する。 - 特許庁
A current mirror (Tra2 and Tra3) extracts, from a connection point of the first resistor Ra1 and the second resistor Ra2, current proportional to current input from the collector of the first transistor Tra1.例文帳に追加
カレントミラー回路（Ｔｒａ２，Ｔｒａ３）は、第１のトランジスタＴｒａ１のコレクタから入力した電流に比例した電流を、第１の抵抗Ｒａ１と第２の抵抗Ｒａ２との接続点から引き抜く。 - 特許庁
Considering response for a failure test that data 0, 1 during a test response are replaced by using logical variables indicating the presence of failures, the final state of the means for processing a test response TRA1 is indicated by using the logical variables.例文帳に追加
故障の有無を表す論理変数を用いてテスト応答中のデータ０、１を置換した故障テスト応答を考え、テスト応答処理手段ＴＲＡ１の最終状態をその論理変数を用いて表す。 - 特許庁
A differential amplifier output side DA is connected to the first driver input side TRE1, and the first driver output side TRA1 is connected to the bit line BL, and a potential of the bit line BL is controlled according to a potential of the reference signal VBSOLL.例文帳に追加
差動増幅器出力側ＤＡは第１のドライバ入力側ＴＲＥ１と、第１のドライバ出力側ＴＲＡ１はビット線ＢＬと接続されていて、ビット線ＢＬの電位が基準信号ＶＢＳＯＬＬの電位に合わせて制御される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
