「First layer」を含む例文一覧(24472)
＜前へ 1 2 .... 98 99 100 101 102 103 104 105 106 .... 489 490 次へ＞- Then, a line-shaped conductive layer pattern 122 extending in a first direction is formed by patterning the conductive layer 120.
次に、導電層１２０をパターニングして第１方向に延長する線形の導電層パターン１２２を形成する。 - 特許庁 - The second member consists of an elastic body, and has a second surface layer facing the first surface layer while spaced apart therefrom.
第２の部材は、弾性体からなり、第１の表層と間隔をおいて対向している第２の表層を有する。 - 特許庁 - The value of magnetostriction constant λ of the second enhance layer 36b is smaller than the magnetostriction constant λ of the first enhance layer 36a.
第２エンハンス層３６ｂの磁歪定数λの値は第１エンハンス層３６ａの磁歪定数λの値よりも小さい。 - 特許庁 - An n-type impurity region is formed in an n^- epitaxial layer 2 by implanting ions into the n^- epitaxial layer 2 (the first process).
ｎ^-エピタキシャル層２にイオン注入し、ｎ^-エピタキシャル層２内にｎ型不純物領域を形成する（第１工程）。 - 特許庁 - The second electrodes sandwiches the light-emitting layer and is formed on the compound semiconductor layer opposite to the first electrode.
第２の電極は発光層を挟んで第１の電極とは反対側の化合物半導体層上に形成されている。 - 特許庁 - A plurality of individual electrodes 43 are arranged on the upper surface of a first piezoelectric layer 40 which is the uppermost layer of a piezoelectric actuator.
圧電アクチュエータの最上層の第１圧電層４０の上面には、複数の個別電極４３が配置されている。 - 特許庁 - The trench has a first area narrower than the semiconductor layer and a second area in the same depth in the semiconductor layer.
前記トレンチは、半導体層よりも浅い第１領域及び半導体層に同じ深さの第２領域を有する。 - 特許庁 - The first lubricating layer 3A can be formed of pure copper and the second lubricating layer 3B can be formed of the Cu-Ni alloy.
第１潤滑層３Ａを純銅で、第２潤滑層３Ｂを前記Ｃｕ−Ｎｉ合金で形成することができる。 - 特許庁 - A semiconductor material constituting the first semiconductor layer and the second semiconductor layer is anatase-type TiO_2.
そして、第一の半導体層及び前記第二の半導体層を構成する半導体材料はアナタース型のＴｉＯ_2である。 - 特許庁 - (c) Latent images of the letter string A are formed in the photoresist layer by exposing the photoresist layer using the first photomask.
（ｃ）第１フォトマスクを用い、フォトレジスト層を露光することにより、文字列Ａの潜像をフォトレジスト層に形成する。 - 特許庁 - The nitride gallium based semiconductor layer 13 and the first barrier layer 15 form the heterojunction 21 for two-dimensional electron gas.
窒化ガリウム系半導体層１３と第１のバリア層１５とは、二次元電子ガスのためのヘテロ接合２１を形成する。 - 特許庁 - A first polysilicon layer doped with an N type dopant or a P type dopant is formed at least on a gate oxide layer.
少なくともゲート酸化層上に、Ｎ型ドーパントまたはＰ型ドーパントでドープされた第１ポリシリコン層が形成される。 - 特許庁 - A second layer 12 covering the first layer 8 and the electrodes consists of a third material having a high dielectric strength.
第１の層８および電極を被覆する第２の層１２は高い誘電強度を有する第３の材料から成る。 - 特許庁 - The first wiring line 362 includes both a resin layer 370 which includes metal particles, and a metal film 371 on the resin layer 370.
第１配線３６２が、金属粒子を含む樹脂層３７０と、樹脂層３７０上の金属膜３７１と、を含む。 - 特許庁 - The recording layer and the first resin layer 10 are formed by having a gap between ≥1 nm and ≤50 nm.
記録層７と第１の樹脂層１０とは、１ｎｍ以上で且つ５０ｎｍ以下の間隔を有して形成されている。 - 特許庁 - The plastic optical fiber cord 16 is manufactured by covering a first protection layer 62 and a second protection layer 63 on a POF14.
ＰＯＦ１４に第１保護層６２及び第２保護層６３を被覆してプラスチック光ファイバコード１６を製造する。 - 特許庁 - On the first insulating layer 41, a second insulating layer 42 is formed covering the wiring patterns W1 and R1.
第１の絶縁層４１上において配線パターンＷ１，Ｒ１を覆うように第２の絶縁層４２が形成される。 - 特許庁 - Next, a photoresist 31 is formed on the oxide layer 32, and the oxide layer 32 is etched under a first dry-etching condition.
次に、酸化層３２上にフォトレジスト３１を形成して、第１のドライエッチング条件により、酸化層３２をエッチングする。 - 特許庁 - The plurality of carbon nano tube structures in the first alignment layer/the second alignment layer are arranged to be parallel to each other.
前記第一配向層／第二配向層における複数のカーボンナノチューブ構造体は、平行に並列されている。 - 特許庁 - First and second crystal control layers and an intermediate layer are formed between a substrate 1 and a Co alloy magnetic recording layer 9.
基板１とＣｏ合金磁性記録層９との間に第一〜第二結晶制御層と中間層を設ける。 - 特許庁 - It is preferable that the first adhesive layer 5 has also larger storage elastic modulus than that of the third adhesive layer 7.
第一の粘着層５も、第三の粘着層７より貯蔵弾性率が大きいもので構成するのが好ましい。 - 特許庁 - An upper surface of the semiconductor layer 13 in the second region is lower than an upper surface of the semiconductor layer 13 in the first region.
第２の領域の半導体層１３の上面は、第１の領域の半導体層１３の上面より低い。 - 特許庁 - The inner front light diffusion layer is on the transparent substrate and the first electrodes are on the inner front light diffusion layer.
内側前方光拡散層は透明基板上にあり、かつ第一電極は内側前方光拡散層上にある。 - 特許庁 - The core layer 13b extracts the first laser beam and the second laser beam from the core layer 13a and superimposes one laser beam on the other laser beam.
コア層１３ｂは、第１のレーザ光と第２のレーザ光とをコア層１３ａから引き出して重ね合わせる。 - 特許庁 - By using the same target for both of the first layer 2B and the second layer 2C, productivity can be improved.
また、第一層２Ｂ、第二層２Ｃ共に同一のターゲットを用いることで生産性の向上を図ることができる。 - 特許庁 - Then, a second single crystal silicon layer 105 is formed on the layer 103a to obtain a first substrate 110.
次いで、単結晶シリコン層１０３ａ上に第２単結晶シリコン層１０５を形成し、第１基板１１０ｂを得る。 - 特許庁 - Since the heat radiating region 27 includes a heat insulation layer 29, the melting heat of the solder is first cut off by the heat insulation layer 29.
熱放散領域２７は断熱層２９を含むので、半田の溶解熱はまず断熱層２９で遮断される。 - 特許庁 - The paint film 8 is formed by applying electrodeposition painting onto a first plating layer 4 or second plating layer 6.
塗装膜８は、第１のメッキ層４の上又は第２のメッキ層６の上に電着塗装を施すことにより形成される。 - 特許庁 - The etching rate of material of the second insulating layer 72 is set more than the etching rate of material of the first insulating layer 71.
第２絶縁層７２の材料のエッチングレートは第１絶縁層７１の材料のエッチングレートより大きくされている。 - 特許庁 - The width of the first electrode 101 in one wiring layer is different from that of the second electrode 102 in the other wiring layer.
一の配線層の第１電極１０１の幅と、他の配線層の第２電極１０２の幅とは異なっている。 - 特許庁 - A strained silicon layer forming the first channel region has a grating constant different from that of its background layer.
第１チャネル領域を形成する歪みシリコン層は、その下地層の格子定数とは異なる格子定数を有する。 - 特許庁 - A phase change memory comprises a phase change layer, a first electrode, and a porous dielectric layer formed to have a plurality of pores.
相変化層と、第１電極と、複数の孔を有する形成された多孔質誘電層と、を備える相変化メモリ。 - 特許庁 - A memory cell layer 12 is formed on the first wiring 11 in a cell array, and a second wiring 13 is formed on the memory cell layer.
セルアレイ内の第１配線の上にメモリセル層１２を形成し、メモリセル層の上に第２配線１３を形成する。 - 特許庁 - The depth of the base portion of the second impurity diffusion layer 206-12 is coincident with the depth of the base portion of the first impurity diffusion layer 206-10.
第２不純物拡散層206-12は、その底部の深さが第１不純物拡散層206-10の底部の深さに一致する。 - 特許庁 - Then, the moisture absorption layer 57 formed below the first moisture proof layer 58 effectively absorbs moisture entering the device 50.
そこで、その下に吸湿層57を設けることにより、デバイス50に侵入しようとする水分を積極的に捕捉する。 - 特許庁 - The embedded layer is located at the position deeper than the first layer with the upper surface thereof located deeper than the bottom surface of an element isolation region.
埋込層は、第１の層よりも深く、かつ上面が素子分離領域の底面よりも深い位置に配置される。 - 特許庁 - A belt cord constituting the first belt layer 5A and a belt cord for constituting the second belt layer 5B are across each other.
また、第１ベルト層５Ａを構成するベルトコードと、第２ベルト層５Ｂを構成するベルトコードとは、互いに交差している。 - 特許庁 - The microcrystal silicon layer is installed near a gate electrode to be a first channel layer, and provides a horizontal current path.
微結晶シリコン層はゲート電極近くに設置されて第一チャネル層となり、水平な電流経路を提供する。 - 特許庁 - The first junction electrode 24 and the second junction electrode 26 are formed from an Al wiring layer and a solder layer.
第１接合電極２４及び第２接合電極２６は、Ａｌ配線層とはんだ層とから形成されている。 - 特許庁 - The first recording layer 31 contains organic dye, and the second recording layer 32 contains metal oxides.
そして、第１の記録層３１は、有機色素を含む層であり、第２の記録層３２は、金属酸化物を含む層である。 - 特許庁 - The second well layer 23 is positioned between the first well layer 21 and the p-type nitride gallium system semiconductor region 15.
第２の井戸層２３は、第１の井戸層２１とｐ型窒化ガリウム系半導体領域１５との間に位置している。 - 特許庁 - The impurity concentration of the p anode layer 8 is relatively rapidly decreased from a first main surface toward the n- drift layer 6.
ｐアノード層８の不純物濃度は、第１主表面からｎ-ドリフト層６にかけて比較的急峻に減少する。 - 特許庁 - A second gate insulating layer 24 of the PlanarFET is thicker than a first gate insulating layer 14 of the FinFET 10.
ＰｌａｎａｒＦＥＴの第２ゲート絶縁層２４は、ＦｉｎＦＥＴ１０の第１ゲート絶縁層１４よりも厚い。 - 特許庁 - A second liquid crystal layer 11-b is formed in a space between the resin layer 12 and the first transparent electrode substrate 1.
樹脂層１２と第１透明電極基板１との間隙に第２液晶層１１−ｂが形成されている。 - 特許庁 - Then the first and second electrodes become as anchors for a plated layer and prevent the peeling of the plated layer.
メタルグレーズ系の第１電極６及び第２電極７がメッキ層９，１０のアンカーとなりメッキ層の剥離を防止する。 - 特許庁 - It is preferable that the etching rate of the second layer in the surface direction of the substrate is larger than the etching rate of the first layer.
基板の面方向における第２の層のエッチングレートは、第１の層のエッチングレートより大きいことが望ましい。 - 特許庁 - A clad member 3 of a washer state is used where a first layer 31 made of the brass and a second layer 32 made of stainless steel are laminated.
黄銅製の第１層３１とステンレス製の第２層３２を積層したワッシャ状のクラッド部材３を用いる。 - 特許庁 - The method comprises a step of forming a second epitaxial layer 106b on an etched first epitaxial layer 106a.
本方法は、エッチングした第１エピタキシャル層１０６ａ上に第２エピタキシャル層１０６ｂを形成することを含む。 - 特許庁 - The dopant removal step is performed between the first semiconductor layer growth step and the second semiconductor layer growth step.
ドーパント除去工程は、第１半導体層成長工程と第２半導体層成長工程の間に実施される。 - 特許庁 - The first electrode layer 10 is formed by a printing method, and the second electrode layer 11 is formed of an electrode sheet.
第１電極層１０は印刷法により形成され、第２電極層１１は電極シートにより形成される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
