「First layer」を含む例文一覧(24472)

<前へ 1 2 .... 94 95 96 97 98 99 100 101 102 .... 489 490 次へ>
  • A portion formed on an auxiliary electrode 14 of the first organic layer 16A and a second organic layer 16B is removed selectively by irradiating a laser beam LB on a first organic layer 16A.
    第1の有機層16Aにレーザ光LBを照射することにより、第1の有機層16Aと第2の有機層16Bとの補助電極14上に形成された部分を選択的に除去する。 - 特許庁
  • A second polysilicon layer 109 which serves as a floating gate electrode with first polysilicon layer 103 is formed on the element isolation region 108 of the first polysilicon layer 103 and the STI structure.
    第1ポリシリコン層103及びSTI構造の素子分離領域108上には、第1ポリシリコン層103と共に浮遊ゲート電極となる第2ポリシリコン層109が形成されている。 - 特許庁
  • The first copper metallization is formed in the dielectric layer on a semiconductor substrate, where a barrier metallic layer is formed under the first copper metallization and above the dielectric layer.
    最初の銅メタライゼーションを半導体基板上の誘電体層中に形成し、ここで、バリヤー金属層が上記最初の銅メタライゼーションの下に、そして上記誘電体層の上に、形成される。 - 特許庁
  • The first conductivity type nitride semiconductor layer 11 is, for instance, formed by a p-type nitride semiconductor layer, and the first electrode 21 is a p-electrode which contacts the p-type nitride semiconductor layer.
    第1の導電型の窒化物半導体層11は例えばp型窒化物半導体層から形成され、第1の電極21はp型窒化物半導体層と接するp電極とすることができる。 - 特許庁
  • A first adhesive layer 12a having a second size d2 smaller than the first size d1 is formed on the nitride semiconductor layer 11, and a second adhesive layer 12b is formed on a second substrate 32.
    窒化物半導体層11上に第1のサイズd1より小さい第2のサイズd2を有する第1接着層12aを形成し、第2基板32上に第2接着層12b形成する。 - 特許庁
  • The MOS device comprises a first conduction-type semiconductor layer and second conduction-type first and second source/drain regions, which are formed in the semiconductor layer closely to an upper face of the semiconductor layer.
    MOSデバイスは、第1の伝導型の半導体層と、半導体層の上面に近接して半導体層中に形成された第2の伝導型の第1および第2のソース/ドレイン領域とを含む。 - 特許庁
  • This LED structure includes a substrate having a surface and a cylindrical photonic crystal, a first doping semiconductor layer, a first electrode, a light emitting layer, a second doping semiconductor layer and a second electrode.
    このLED構造は、表面と円筒形フォトニック結晶とを有する基板と、第1型ドーピング半導体層と、第1電極と、発光層と、第2型ドーピング半導体層と、第2電極と、を備えている。 - 特許庁
  • A face of the first electrode in contact with the second semiconductor layer and a face of the second electrode in contact with the first semiconductor layer and the second semiconductor layer are formed from the same metal material.
    第1の電極の、第2の半導体層に接する面と、第2の電極の、第1の半導体層及び第2の半導体層に接する面とが、同一の金属材料で形成されている。 - 特許庁
  • Moreover, the thickness of the second metal layer 5 is 20% of that of the first metal layer 3 or larger, and they are provided with a resin sealant that encloses at least the heating element and the first metal layer 3.
    さらに、第2金属層5の厚みが第1金属層3の厚みの20%以上であり、少なくとも前記発熱素子及び第1金属層を取り囲む樹脂封止体を備えている。 - 特許庁
  • The reference layer (912 and 912') includes a dielectric layer (914), first and second conductors (20 and 22) separated by the dielectric layer (914), and a ferromagnetic cladding (912a, 912b, 912a', and 912b') on the first and second conductors (20 and 22).
    基準層(912、912’)は、誘電体層(914)と、その誘電体層(914)によって分離される第1および第2の導体(20と22)と、その第1および第2の導体(20、22)上の強磁性被覆(912a、912b、912a’、912b’)とを含む。 - 特許庁
  • A semiconductor device forms a first resist pattern by exposure using a fist multi-gradation photomask (gray-tone or half-tone mask), and etches a first conductive layer, a first insulating layer, and first and second semiconductor layers, and forms an island-shaped single layer and an island-shaped laminate.
    第1の多階調フォトマスク(グレートーンマスクまたはハーフトーンマスク)を用いた露光により第1のレジストパターンを形成し、第1の導電層、第1の絶縁層、第1の半導体層及び第2の半導体層をエッチングし、島状の単層および島状の積層を形成する。 - 特許庁
  • A first resin layer 10 is formed on a substrate 30 where the first wiring pattern including a mounting land 11c is formed, the second wiring patterns 21a to 21c are formed on the first resin layer, and an opening 15 is formed in the first resin layer to expose the mounting land 11c.
    実装ランド11cを含む第1配線パターンが形成された基板30の上に第1の樹脂層10を形成し、第1の樹脂層上に第2配線パターン21a〜21cを形成し、第1の樹脂層に開口部15を形成し、実装ランド11cを露出させる。 - 特許庁
  • A first substrate layer 13A including a catalyst material for electroless plating treatment is formed in a first region D1 and a second region D2 on a substrate 11, and thereafter, a second substrate layer 13B is formed in a region corresponding to the first region D1 on the first substrate layer 13A.
    基板11上の第1領域D1および第2領域D2に、無電解めっき処理の触媒材料を含む第1下地層13Aを形成したのち、この第1下地層13A上の第1領域D1に対応する領域に第2下地層13Bを形成する。 - 特許庁
  • The light emitting element includes a group III nitride compound semiconductor laminate structure including a light emitting layer emitting first light, the phosphor layer excited by the first light to perform conversion into second light having a longer wavelength than the first light, and a reflecting layer reflecting the first light and second light.
    第1の光を発光する発光層を含むIII族窒化物化合物半導体積層構造と、第1の光に励起されて、第1の光より長波長の第2の光に変換する蛍光体層と、第1の光と第2の光を反射する反射層とを有する。 - 特許庁
  • The filter with the catalyst has a carrier (51), on which a first alkali metal having a low reactivity with the carrier is supported as a first layer (54) and a second alkali metal having a higher reactivity with the carrier than the first alkali metal is supported on the first layer as a second layer (55).
    触媒付きフィルタは担体(51)を備え、この担体上に、担体との反応性の低い第1アルカリ金属が第一層(54)として担持され、また、第一層上に、第1アルカリ金属よりも担体との反応性の高い第2アルカリ金属が第二層(55)として担持される。 - 特許庁
  • The first organic pigment 42R is contained in the first pigment layer 40R and the first organic pigment 42R in the first pigment layer 40R can be translated and diffused to a polymeric luminous layer 32 by heating with a laser beam 50 selectively.
    第1の有機色素42Rは第1の有機層40Rに含まれ、第1の有機層40Rを選択的にレーザ光50で加熱することにより、第1の色素層40Rの第1の有機色素42Rを高分子発光層32に移行拡散させることができる。 - 特許庁
  • In this production method of the integrated circuit, the step parts in the integrated circuit are reduced by providing a step for sticking a first conductive material layer 14 on a first inductive material layer 12 and a step for forming a first conductive pattern 15 by patterning the first conductive material layer 14.
    第一の導電材料層14を第一の誘電材料層12の上に付着するステップと、第一の導電材料層14をパターン化して第一の導電性パターン15を形成するステップとを備える、集積回路中の段部を少なくする、集積回路の製造方法である。 - 特許庁
  • A first molybdenum layer 3a is formed on a surface of a glass substrate 2 in a first atmosphere containing a predetermined amount of oxygen, and a second molybdenum layer 3b is formed on the surface of the first molybdenum layer 3a in a second atmosphere low in content percentage of oxygen relative to that of the first atmosphere.
    所定量の酸素を含有する第1の雰囲気中で、ガラス基板2の表面に第1のモリブデン層3aを成膜し、第1の雰囲気よりも酸素の含有率が低い第2の雰囲気中で、第1のモリブデン層3aの表面に第2のモリブデン層3bを成膜する。 - 特許庁
  • This label/sheet-like non-contact data carrier has a base material layer having a first main face and the second main face opposed to the first main face, penetrated from a second main face to the first main face, and formed with a cut line without reaching an outer edge, and an adhesive material layer provided on the first main face of the base material layer.
    第1の主面と該第1の主面に対向する第2の主面とを有し、該第2の主面から該第1の主面に貫通して、外縁に達せず切れ目が形成された基材層と、基材層の第1の主面上に設けられた粘着材層とを具備する。 - 特許庁
  • The first intake port is constructed to make fluid through the first intake port form a first layer (191) near a spark plug (17), and the second intake port is constructed to make fluid through the second intake port form a second layer (192) around the first layer.
    ここで、第1吸気ポートは、第1吸気ポートを介する流体が点火プラグ(17)の近傍に第1層(191)を形成するように構成され、第2吸気ポートは、第2吸気ポートを介する流体が第1層の周囲に第2層(192)を形成するように構成されている。 - 特許庁
  • A first layer 14, which is a first resistor metal of thickness between 50 Å and 2 μm, is arranged on the interlayer 18, and further a second layer 16, which is a second resistor metal of thickness between 50 Å and 2 μm, is arranged on the first layer 14, which is the first resistor metal.
    50Åと2μmの間の厚さの第一抵抗金属である第一の層14を中間層18上に配置して、さらに50Åと2μmの間の厚さの第二抵抗金属である第二の層16を第一抵抗金属である第一の層14上に配置する。 - 特許庁
  • The semiconductor device has a first interconnect 12 formed in a first insulating layer 10, and a second interconnect 22 formed in a second insulating layer 20 which is formed on the first insulating layer 10 and the first interconnect 12.
    本発明にかかる半導体装置は、第1の絶縁層10内に形成されている第1の配線12と、第1の絶縁層10および第1の配線12上に形成されている第2の絶縁層20内に形成されている第2の配線12とを有する半導体装置である。 - 特許庁
  • The present disclosure concerns a multilevel magnetic element comprising a first tunnel barrier layer between a soft ferromagnetic layer having a magnetization that can be freely aligned and a first hard ferromagnetic layer having a magnetization that is fixed at a first high temperature threshold and can be freely aligned at a first low temperature threshold.
    本発明は、自由に整列させることができる磁化を有する軟強磁性層と、第1の高温しきい値では固定され、第1の低温しきい値では自由に整列可能な磁化を有する第1の硬強磁性層との間に第1のトンネル障壁層を備えるマルチレベル磁気素子に関する。 - 特許庁
  • The electrode layer 7 is provided with a 1st layer 7a arranged so as to overlap with a part of upper surface of the MR element 5 through a protecting layer and a second layer 7b arranged so as to partially overlap with this first layer 7a.
    電極層7は、保護層を介してMR素子5の上面の一部に重なるように配置された第1層7aと、この第1層7aに部分的に重なるように配置された第2層7bとを有している。 - 特許庁
  • The adhesive layer 14 has a structure sequentially laminating a first adhesion layer with a high adhesive property with the electrolyte membrane 11, a barrier layer, a strength retaining layer, and a second adhesion layer with a high adhesive property with the connection member 20.
    接着層14は、電解質膜11との接着性の高い第1密着層,バリア層,強度保持層および接続部材20との接着性の高い第2密着層を順に積層した構成とする。 - 特許庁
  • In the capacitor, a first buffer layer 31, a second buffer layer 32 and a main electrode layer 33 are formed on both principal planes of a dielectric board 30 in order from a lower layer by a dry film layer formation method such as sputtering.
    整合用コンデンサは、誘電体基板30の両主面に下層から第1緩衝層31、第2緩衝層32及び主電極層33がスパッタリング等の乾式薄膜形成法によって形成されている。 - 特許庁
  • To transit a third optical transmission layer deposited on a stripping layer of a substrate for transfer via a second optical transmission layer by a transparent adhesive agent on a first optical transmission layer deposited on a signal layer of a disk substrate.
    ディスク基板の信号層上に成膜した第1光透過層上に、透明接着剤による第2光透過層を介して転写用基板の剥離層上に成膜した第3光透過層を移行させる。 - 特許庁
  • In an infrared laser region; a lower side clad layer 12, an active layer 13, a first upper side clad layer 14, an etching stop layer 15, and a second upper side layer 16 that is to be a ridge section, are sequentially laminated on the substrate 10.
    赤外レーザ領域においては、基板10上に下側クラッド層12、活性層13、第1上側クラッド層14、エッチングストップ層15、及びリッジ部となる第2上側クラッド層16が順次積層されている。 - 特許庁
  • The organic light-emitting element includes a first electrode, positive-hole injection layer, positive-hole transportation layer, light-emitting layer, and a second electrode, wherein the thickness ratio of the positive-hole injection layer to the positive-hole transportation layer is between 1:1 and 1:10.
    有機発光素子は,第1電極,正孔注入層,正孔輸送層,発光層および第2電極を含み,正孔注入層と正孔輸送層の厚さ比が1:1〜1:10であることを特徴とする。 - 特許庁
  • Heat generated from the semiconductor element 3 is efficiently transferred to the first heat transfer layer 4, the second heat transfer layer 5, and the third heat transfer layer 6 to be radiated to the exterior from the third heat transfer layer 6 exposed from the resin layer 7.
    半導体素子3で発生した熱は、第1伝熱層4、第2伝熱層5、第3伝熱層6へと効率的に伝熱され、樹脂層7から表出する第3伝熱層6から外部へと放熱される。 - 特許庁
  • A (first) nickel iron layer 13, a (second) antiferromagnetic layer 14, a nonmagnetic layer 31, a (second) nickel iron layer 32, and a read layer 15 are sequentially laminated on both sides of a spin valve structure 10 while keeping in contact with a side slope 10S.
    スピンバルブ構造10の両側に、側斜面10Sに接するように、(第1の)ニッケル鉄層13、(第2の)反強磁性層14、非磁性層31、(第2の)ニッケル鉄層32およびリード層15を順次設ける。 - 特許庁
  • In a manufacturing method for the near-field light generating element 16, first, a polishing stop layer is formed on a metal layer, and the polishing stop layer and the metal layer are etched so that the slope 16b is formed on the metal layer.
    近接場光発生素子16の製造方法では、まず、金属層の上に研磨停止層を形成し、金属層に斜面16bが形成されるように研磨停止層および金属層をエッチングする。 - 特許庁
  • The method comprises steps of forming a recessed portion 4A in the usual way by forming a photoresist layer 3 on a first electrode layer 2 of a substrate 1; and forming a light-emitting layer by laminating a buffer layer 7A, an organic phosphor layer 8A or the like in the recessed portion 4A.
    基板1の第1電極層2上に、フォトレジスト層3を設け、常法により凹部4Aを形成し、凹部4A内に、バッファー層7A、有機蛍光体層8A等を積層して発光層を形成した。 - 特許庁
  • This device comprises a first N-type epitaxial growth layer 112 on an N-type substrate 110, a P-type embedded layer 14 on the upper part of the layer 112 and further a second N-type epitaxial growth layer 116 over the l layer 114.
    N型基板110上に第1のN−型エピタキシャル成長層112を有し、この上層にP型埋め込み層114を有し、その上層に第2のN−型エピタキシャル成長層116を有する。 - 特許庁
  • The transfer paper 1 is formed by laminating a lame-containing cover layer 3 on one surface of a base sheet 2, and laminating an adhesive agent containing ink accepting layer 4 comprising a second layer 4b and a first layer 4a on the lame-containing cover layer 3.
    転写紙(1)は、ベースシート(2)の片面にラメ入りカバー層(3)を積層し、ラメ入りカバー層(3)の上に第2層(4b)と第1層(4a)とからなる接着剤含有インク受容層(4)を積層してなる。 - 特許庁
  • An eyeglass lens 10 is obtained by layering a first primer layer 101, a hard coat layer 102, an organic antireflection layer 103, a second primer layer 104 and the antifouling layer 105 in this order on the surface of a lens base material 100.
    眼鏡レンズ10は、レンズ基材100の表面に、第一のプライマー層101、ハードコート層102、有機系反射防止層103、第二のプライマー層104、防汚層105が順に積層されている。 - 特許庁
  • An SOG (spin-on-glass) layer to be a first hard mask layer and a CVD formation silicon oxide film layer to be a second hard mask layer are successively laminated on a polysilicon layer, and the gate electrode of the polysilicon is patterned by etching.
    ポリシリコン層上に第1のハードマスク層としてSOG(スピンオングラス)層を、その上に第2のハードマスク層としてCVD形成シリコン酸化膜層を積層して、エッチングによりポリシリコンのゲート電極のパターニングを行う。 - 特許庁
  • A tunnel dielectric layer 210, a charge capture layer 230, a first length setting layer 310 and a second length setting layer 330 for localizing the charge capture layer 230 are formed in order on a semiconductor substrate 100.
    半導体基板100上にトンネル誘電層210、電荷捕獲層230、電荷捕獲層230を局部化するための第1長さ設定層310及び第2長さ設定層330を順に形成する。 - 特許庁
  • The semiconductor laser element 1 has a first conductivity clad layer 13, a second conductivity clad layer 17, and a quantum well active layer 15 sandwitched by the layer 13 and the layer 17.
    半導体レーザ素子1は、第1導電型クラッド層13と、第2導電型クラッド層17と、第1導電型クラッド層13と第2導電型クラッド層17とに挟まれた量子井戸活性層15とを有している。 - 特許庁
  • The spacer layer 16 has a main spacer layer 16b containing gallium oxide as a main component, and a bottom layer 16a located between the main spacer layer 16b and the first magnetic layer L1, and containing partially oxidized copper as a main component.
    スペーサ層16は、酸化ガリウムを主成分とする主スペーサ層16bと、主スペーサ層16bと第1の磁性層L1との間に位置し、一部が酸化された銅を主成分とするボトム層16aと、を有している。 - 特許庁
  • By using specified materials for the semiconductor layer 1, the first charge barrier layer 2, and the charge accumulation layer 3; electric conduction is induced between the semiconductor layer 1 and the charge accumulation layer 3 by Schottky discharge.
    半導体層1、第1の電荷障壁層2、電荷蓄積層3に所定の材料を用いることにより、半導体層1と電荷蓄積層3間にショットキー放出による電気伝導を生じせしめる。 - 特許庁
  • A magnetic memory comprises: a magnetic recording layer 10; a reference layer 12 which is connected to the magnetic recording layer 10 via a non-magnetic layer 11; and first and second magnetization fixing layers 19 and 20 which are arranged under the magnetic recording layer 10.
    磁気メモリは、磁気記録層10と、非磁性層11を介して磁気記録層10に接続された参照層12と、磁気記録層10より下方に設置された第1、2磁化固定層19、20とを具備する。 - 特許庁
  • An optical conductive layer including a first electric charge generation layer and a second electric charge generation layer which are a pair of electric charge generation layers, and an electric charge transportation layer sandwhiched between the electric charge generation layers is laminated with a display layer having storage nature.
    一対の電荷発生層である第1電荷発生層及び第2電荷発生層並びにこれらに挟まれた電荷輸送層を含む光導電層と、記憶性を有する表示層とを積層する。 - 特許庁
  • A p-type contact layer 16 is formed of a three-layered structure stacked from the side of a p-type clad layer 15 in the order of a first p-type contact layer 16a, a second p-type contact layer 16b, and a third p-type contact layer 16c.
    p型コンタクト層16は、p型クラッド層15側から第1p型コンタクト層16a、第2p型コンタクト層16b、第3p型コンタクト層16cの順に積層された3層構造である。 - 特許庁
  • The semiconductor optical element according to one embodiment is provided with a first conductive type lower cladding layer, a second conductive type upper cladding layer and an active layer provided between the lower cladding layer and the upper cladding layer.
    本発明の一実施形態に係る半導体光素子は、第1導電型の下部クラッド層と、第2導電型の上部クラッド層と、下部クラッド層と上部クラッド層の間に設けられた活性層とを備えている。 - 特許庁
  • The perforate face skin includes an outer face skin layer having a first plurality of spaced openings, an inner face skin layer having a second plurality of spaced openings, and a porous layer disposed between the outer face skin layer and the inner face skin layer.
    孔付きの表皮は、間隔を置いた第1複数の開口を有する外側表皮層と、間隔を置いた第2複数の開口を有する内側表皮層と、それらの間に配置された多孔質層とを含む。 - 特許庁
  • The gas diffusion layer 32 is provided with a cathode gas diffusion base material, and a first porous layer 33a, as well as, a second porous layer 33b coated on the cathode gas diffusion layer in that order from a side of the catalyst layer 30.
    ガス拡散層32は、カソードガス拡散基材、およびカソードガス拡散基材に塗布された第1の微細孔層33aおよび第2の微細孔層33bを触媒層30の側からこの順で有する。 - 特許庁
  • The light detecting part 120 contains a second contact layer 112, a light absorbing layer 113 provided above the second contact layer 112, and a first contact layer 114 provided above the light absorbing layer 113.
    光検出部120は、第2コンタクト層112と、第2コンタクト層112の上方に設けられた光吸収層113と、光吸収層113の上方に設けられた第1コンタクト層114とを含む。 - 特許庁
  • The composite plating layers consist of three layers: a first layer comprising an electroless nickel plating layer, a second layer obtained by dispersing ceramics particles in electroless nickel plating, and a third layer comprising an electroless nickel plating layer.
    複合メッキ層は、無電解ニッケルメッキ層から成る第一層、無電解ニッケルメッキ中にセラミックス粒子を分散させた第二層、および無電解ニッケルメッキ層から成る第三層を有する三層構成を成す。 - 特許庁
  • The current diffusion layer includes: an island-like or netlike salient; a processing layer having a surface including a bottom portion provided adjacently to the salient; and a first layer provided between the processing layer and the clad layer.
    電流拡散層は、島状または網状の凸部および前記凸部に隣接して設けられた底部を含む表面を有する加工層と、前記加工層と前記クラッド層との間に設けられた第1の層と、を含む。 - 特許庁
<前へ 1 2 .... 94 95 96 97 98 99 100 101 102 .... 489 490 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.