「Flash memory」を含む例文一覧(4423)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 .... 88 89 次へ＞- To enable, when performing an operation on a volatile memory having a limited capacity by use of a high-capacity flash memory, even an operation with the block number exceeding the capacity of the volatile memory.
高容量フラッシュメモリを用いる場合において、制限された容量の揮発性メモリ上で運営される時、ブロック個数が揮発性メモリを越えても運営できるようにする。 - 特許庁 - If the sector is not entered, the flash memory 2 is directly accessed in the case of read, and the sector is entered in the cache memory 1 and is written on the cache memory 1 in the case of write.
セクタがエントリされていなければ、読み出しはフラッシュメモリ２に対して直接に行い、書き込みは、このセクタをキャッシュメモリ１にエントリした上で、該キャッシュメモリ１上に行う。 - 特許庁 - To provide a memory device capable of reducing a threshold voltage distribution of a selection transistor having a charge storage layer, especially a NAND flash memory device and its programming method, and a memory system using the same.
電荷格納層を有する選択トランジスタのしきい電圧分布を減らすメモリ装置、特にＮＡＮＤフラッシュメモリ装置及びそのプログラム方法とこれを用いたメモリシステムを提供する。 - 特許庁 - Data update of a flash memory in the memory card is performed by sequentially and alternately performing recording of data parts D divided to eights of a secondary block SB and a primary block PB provided in a memory array.
メモリカードにおけるフラッシュメモリのデータ更新は、メモリアレイに設けられたセカンダリブロックＳＢとプライマリブロックＰＢとの８つに分割されたデータ部Ｄを順次、交互に追記する。 - 特許庁 - To provide a flash memory system where a boot loader is swapped into high memory such that other data and programs can be stored within low memory where they can be accessed more expediently.
ブートローダは、他のデータ及びプログラムが、より適切にアクセスされることができる下位のメモリの中に記憶されることができるような、上位のメモリに交換されるフラッシュメモリシステムを提供する。 - 特許庁 - The image processor stores the program in an involatile memory in a hard disk and automatically writes it in an involatile rewritable memory such as a flash memory by turn-off/on of a power supply.
画像処理装置はプログラムをハードディスクなどの不揮発性記憶装置に記憶し、電源のＯＦＦ／ＯＮにより自動的にフラッシュメモリ等の不揮発性の書き換え可能なメモリに書き込まれる。 - 特許庁 - When a power is supplied, the initialization of a system is performed according to an initialization program read from a flash memory 2, and stored in an internal memory 8, and access to the external memory 3 is made possible.
電源投入時にフラッシュメモリ２から読み出して内部メモリ８に格納した初期化プログラムに従ってシステムの初期化を行い、外部メモリ３へのアクセスを可能とする。 - 特許庁 - The data of the command code stored in the NAND type flash memory 1-6 is transferred to the memory pool of an SDRAM 1-4, to run around in the pool memory by a function of a CPU 1-2.
ＮＡＮＤ型フラッシュメモリ１−６に格納した命令コードのデータは、ＳＤＲＡＭ１−４のメモリプールに転送され、ＣＰＵ１−２の働きによってメモリプール内で走行する。 - 特許庁 - The function part 10 is configured so as to support a nonvolatile memory control function to the nonvolatile memory (flash memory) 8 which performs interface control having compatibility with the volatile memory (SDRAM) 4 through a volatile memory control part 6 in the controller 2.
該機能部１０は、揮発性メモリ（ＳＤＲＡＭ）４と互換性を有するインタフェース制御を行う、不揮発性メモリ（フラッシュメモリ）８に対する不揮発性メモリ制御機能を、前記コントローラ２内の揮発性メモリ制御部６を介してサポートするように構成する。 - 特許庁 - To provide a file device capable of validly utilizing a memory, and improving convenience by switching a memory area used by a flash memory card with an unused alternate memory area when the life of the memory area runs out or an error occurs.
フラッシュメモリカードの使用しているメモリ領域が寿命に達した場合やエラー発生時に、未使用の交替メモリ領域に切り替えて使用することにより、メモリの有効活用を図り、利便性の向上を図ることができるファイル装置を提供する。 - 特許庁 - To provide a flash driver architecture which has open compatibility and operates as an interface between most types of file systems and flash memory media regardless of vendors.
オープンに互換性を有して、メーカに関係なく、大部分のタイプのファイルシステムおよびフラッシュメモリメディアの間のインターフェイスとして動作するフラッシュドライバアーキテクチャを提供する。 - 特許庁 - The "Latest information" is, when necessary, read from the flash memory 44, and the entire "Latest information" read is displayed as a single image on an LCD panel 46.
その後、必要に応じて、その「最新の情報」がFLASHメモリ４４から読み出され、読み出された「最新の情報」全体が１つの画像として、LCDパネル４６に表示される。 - 特許庁 - To use a control board in a long life cycle without deteriorating functions or spec by enabling an NAND type flash memory controller to correspond to various NAND type flash memories.
ＮＡＮＤ型フラッシュメモリコントローラを種々のＮＡＮＤ型フラッシュメモリに対応可能とし、機能やスペックを落とさずに制御基板を長いライフサイクルで使えるようにする。 - 特許庁 - A 3rd fusing circuit is composed of the flash cells sharing the bit line, and adjusts a DC voltage level for adjusting a reference value at the time of manufacturing the flash memory device.
第３ヒュージング回路は、ビットラインを共有してフラッシュセルで構成され、フラッシュメモリ装置の製造時の基準値を調整するためのＤＣ電圧レベルを調整する。 - 特許庁 - A USB Flash Disk 1 (UFD1) with a fingerprint identification function having a flash memory built therein is provided with a fingerprint sensor 11 and a removable media adapter 12 to insert/remove a removable medium 2.
フラッシュメモリが内蔵される指紋照合機能付きUFD１（UFD１）には、指紋センサ１１と、リムーバブルメディア２を抜き差し可能なリムーバブルメディアアダプタ１２が設けられる。 - 特許庁 - A decoder circuit 1 generates an internal address signal of a FLASH memory chip FM based on inputted plural address signals when a signal CEB inputted from a terminal is a 'L' level.
デコーダ回路1は、端子から入力される信号CEBが「L」レベルのとき、入力される複数のアドレス信号に基づき、FLASHメモリチップFMの内部アドレス信号を生成する。 - 特許庁 - To easily construct an information processor in which a program such as a BIOS (basic input output system) to be executed when started in a flash memory constituted of NAND type flash memories.
ＮＡＮＤ型フラッシュメモリで構成されたフラッシュメモリに、起動時に実行されるＢＩＯＳ等のプログラムを記憶させた情報処理装置を、容易に構成できるようにする。 - 特許庁 - Since a flash ATA card l secures a user data area A of 640 MB by using twenty-two 256 MB (32 MB) AND type flash memory elements 4a to 4v, user data capacity of 640 MB/22=29.1 MB is allocated to each of the flash memory elements 4a to 4v.
フラッシュＡＴＡカード１は、２２個の２５６Ｍｂ（３２ＭＢ）ＡＮＤ型フラッシュメモリ素子４ａ〜４ｖを用いて６４０ＭＢのユーザデータ領域Ａを確保するようにしているため、各フラッシュメモリ素子４ａ〜４ｖには６４０ＭＢ／２２＝２９．１ＭＢのユーザデータ容量を割り振ればよい。 - 特許庁 - The information processing unit includes: a volatile memory (RAM22) temporarily holding, as memory data, information which indicates programs; a nonvolatile memory (flash memory 23); and a page information generation section (image list generation module, MIG) generating page information which identifies memory data for a plurality of predetermined pages from memory data stored in the volatile memory.
プログラムを示す情報をメモリデータとして一時格納する揮発性メモリ（ＲＡＭ２２）と、不揮発性メモリ（フラッシュメモリ２３）と、揮発性メモリに記憶されたメモリデータのうちの予め定められた複数ページ分のメモリデータを特定するページ情報を生成するページ情報生成部（イメージリスト生成モジュールＭＩＧ）とを備える。 - 特許庁 - To provide a computer system with which a cache memory with high hit rate and also with less overhead of access even with small capacity is given to a storage medium using a flash memory as a main medium, writing to the flash memory is quickened and writing frequencies are reduced.
フラッシュメモリを主媒体とする記憶装置に小容量でもヒット率が高く、アクセスのオーバーヘッドも少ないキャッシュメモリを付与することが可能になり、フラッシュメモリへの書き込みを高速化し、書き換え回数も低減させることが可能なコンピュータシステムを提供する。 - 特許庁 - To prevent a user from forgetting and leaving a document after removing a flash memory when a document reading operation is ended when image data obtained by reading the document is output as a file to the detachable flash memory such as a USB memory.
原稿を読み取って得られる画像データをＵＳＢメモリ等の着脱可能なフラッシュメモリへファイル出力する場合に、ユーザが原稿の読み取り動作が終了した時点でフラッシュメモリを取り外し、原稿を置き忘れて放置してしまうことを防止する。 - 特許庁 - To provide a tone generation apparatus in which waveform data are stored in a NAND-type flash memory, and read out from the flash memory to a waveform memory through a buffer and simultaneously reproduced, lightening load to a CPU, and achieving well-balanced design.
ＮＡＮＤ型フラッシュメモリに波形データを格納しておき、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、バランスの良い設計が実現できるようにすることを目的とする。 - 特許庁 - A line feed code as an object of deletion is detected from a received mail stored in a flash memory 14, and after the deletion, the mail is stored in the flash memory 14 or displayed in a display unit 22 to improve the operability and to effectively use a memory area.
フラッシュメモリ１４に格納された受信メールから削除対象となる改行コードを検出し、それらを削除してからフラッシュメモリ１４等に保存したり、表示部２２に表示するなどして操作性の向上と記憶エリアの有効利用とを図っている。 - 特許庁 - To provide the control circuit of a flash memory which suppresses deterioration of processing efficiency when writing processing is not completed normally, without deteriorating the processing efficiency in normal writing processing, a memory controller and a flash memory system equipped with the control circuit.
通常の書込み処理における処理効率を低下させることなく、書込み処理が正常に完了しなかった場合の処理効率の低下を抑えたフラッシュメモリの制御回路、並びに、この制御回路を備えるメモリコントローラ及びフラッシュメモリシステムを提供する。 - 特許庁 - Various control programs in a flash ROM 12 on the processor board 1 are automatically updated to various control programs in a flash ROM 38 on a memory board 3 by mounting the memory board 3 in a memory board slot 22 on the processor board 1 and starting the processor board 1.
メモリボード３をプロセッサボード１のメモリボードスロット２２に装着して、プロセッサボード１を起動することにより、プロセッサボード１上のフラッシュＲＯＭ１２内の各種制御プログラムが、メモリボード３上のフラッシュＲＯＭ３３内の各種制御プログラムに自動更新される。 - 特許庁 - To simplify a structure of a boot sequencer controlling a boot process in a computer system capable of self-booting through a nonvolatile memory such as a NAND type flash memory.
ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリからのセルフブートが可能なコンピュータ装置において、ブートプロセスを制御するブートシーケンサの構成を簡略化する。 - 特許庁 - To provide the manufacturing method of a flash memory element capable of improving reliability by accurately matching electric connection between a segment transistor and a memory cell area.
セグメントトランジスタとメモリセル領域間の電気的接続を正確に整合させて、信頼性を向上し得るフラッシュメモリ素子の製造方法を提供する。 - 特許庁 - A CPU 209 store a received picture in a memory (a Flash ROM 218, a memory card 3, etc.) when a user performs storing operation.
ＣＰＵ２０９は、ユーザによって保存操作がなされたときに受信映像をメモリ（ＦｌａｓｈＲＯＭ２１８或いはメモリカード３など）に保存する。 - 特許庁 - To provide a method for manufacturing a flash memory device capable of improving the program disturbance characteristics and reducing the interference phenomenon among memory cells.
プログラムディスターバンス特性を向上させることができ、メモリセルの間の干渉現象を減らすことができるフラッシュメモリ素子の製造方法を提供する。 - 特許庁 - Thus, it becomes possible to write the product program 4 into the flash memory 12 from the USB memory 3, without increasing capacity of the boot ROM 23.
したがって、ブートＲＯＭ２３の容量を増やすことなく、製品プログラム４をＵＳＢメモリ３からフラッシュメモリ１２に書き込むことが可能となる。 - 特許庁 - At the first booting of the flash memory, a defective block mapping table stored in a predetermined block in a memory cell array is stored in a defective block mapping register part.
フラッシュメモリの最初ブーティング時、メモリセルアレイ部の所定のブロックに貯蔵された不良ブロックマッピングテーブルは、不良ブロックマッピングレジスター部に貯蔵される。 - 特許庁 - Furthermore, the memory system 1 has a controller 11 for controlling to record data duplexed by the duplex conversion circuit 21 in the NAND flash memory 12.
また、メモリシステム１は、二重化変換回路２１により二重化されたデータをＮＡＮＤ型フラッシュメモリ１２に記録する制御を行うコントローラ１１を有する。 - 特許庁 - To provide a driver circuit which can charge a source line, connected commonly to each FAMOS transistor constituting memory cells of a flash memory, at a high speed.
フラッシュメモリのメモリセルを構成する各ＦＡＭＯＳトランジスタに共通接続されたソース線を高速で充電することができるドライバ回路を提供する。 - 特許庁 - A cache memory configured by, for example, a flash memory for the data to be recorded to or reproduced from the HDD is provided not on the HDD side but on the ODD side.
ＨＤＤに対して記録再生するデータのための、例えばフラッシュメモリによるキャッシュメモリをＨＤＤ側ではなく、ＯＤＤ側に設ける。 - 特許庁 - The memory controller 20 has a second data buffer and transfers invalid data during the transfer of a read burst data block from the NAND flash memory 13 to the host computer 10.
メモリコントローラは、第２のデータバッファを有し、NANDフラッシュメモリからホストコンピュータへリードバーストデータブロックを転送する期間中に無効データを転送する。 - 特許庁 - To provide a method and a device of memory backup by which backed up data can be held even when power is interrupted during write of data in a flash memory, etc.
フラッシュメモリ等へのデータの書き込み中に電断が生じてもバックアップされたデータを保持することができるメモリバックアップ方法および装置を提供する。 - 特許庁 - In addition, the long-hour memory becomes possible by the flash memory 12, and the number of times for accumulated motions of a relay 43, the acting hours of the iron main body 1 and so forth can be recorded as well.
さらに、フラッシュメモリ12では長時間の記憶が可能になり、リレー43の積算動作回数や、アイロン本体１の動作時間なども記録できる。 - 特許庁 - The time required for writing is shorter than that of a nonvolatile memory comprising a floating gate type MOS transistor used in a conventional flash memory.
しかも、その書き込みに要する時間は、従来のフラッシュメモリで使用されるフローティングゲート型のＭＯＳトランジスタからなる不揮発性メモリよりも高速である。 - 特許庁 - A flash memory device 1 includes a memory cell array 3, a data register 6, a state machine 7, an input/output pad 8, a row decoder 9, and a column decoder 10.
フラッシュメモリデバイス１は、メモリセルアレイ３、データレジスタ６、ステートマシン７、入力／出力パッド８、行デコーダ９、及び列デコーダ１０を含んでいる。 - 特許庁 - To provide a memory system that prevents the performance of data writing and reading operations from deteriorating when the operation of refreshing a NAND flash memory is performed.
ＮＡＮＤ型フラッシュメモリのリフレッシュ動作を実行する際に、データの書込み、読出し動作の性能が低下することを防ぐメモリシステムを提供する。 - 特許庁 - A writing program 3b and an operation program 3a for a flash memory 8 are down-loaded from a terminal 2 to an RAM 7 being a volatile memory at the time of down-load.
まず、ダウンロード時に揮発性メモリであるＲＡＭ７にフラッシュメモリ８への書込みプログラム３ｂおよび運用プログラム３ａを端末２からダウンロードする。 - 特許庁 - The memory controller 32 determines the chip of the flash memory to be accessed according to information supplied from the host system 31 that designates a destination for writing it.
メモリコントローラ３２は、ホストシステム３１から供給される書込先を指示する情報に基づいて、基づいてアクセスするフラッシュメモリのチップを決定する。 - 特許庁 - The auxiliary nonvolatile memory is preferably written at a higher speed than the flash memory, for example, an FeRAM (free electric RAM) as a practical example.
この補助不揮発性メモリは、好ましくは、フラッシュメモリよりも高速書き込みが可能なメモリであり、例えば、ＦｅＲＡＭ（Ferroelectric ＲＡＭ）が実際的な例である。 - 特許庁 - In this flash memory, the layout area can be reduced since a plurality memory blocks MB0 to MB3 are formed on the surface of one P-type well PW.
このフラッシュメモリでは、複数のメモリブロックＭＢ０〜ＭＢ３を１つのＰ型ウェルＰＷの表面に形成するので、レイアウト面積が小さくて済む。 - 特許庁 - To prevent access from a CPU or a flash memory to a main memory from being interrupted due to concentration of access for compaction search.
コンパクションサーチの実行がある時間内に集中して、ＣＰＵあるいはフラッシュメモリによるメインメモリのアクセスが妨害されることを防止することを目的とする。 - 特許庁 - This method is a method for changing threshold voltage of plural non-volatile memory cells after erasure processing, for example, flash EEPROM memory cells (NOR-MX).
消去処理後の複数の不揮発性メモリセル、例えばフラッシュＥＥＰＲＯＭメモリセル（ＮＯＲ−ＭＸ）のしきい値電圧を変更する方法を開示する。 - 特許庁 - The detection routine 43a detects the oldest data from a monitoring data group D3 stored over a plurality of memory blocks 60a-60g of a flash memory 44.
検出ルーチン４３ａは、フラッシュメモリ４４の複数の記憶ブロック６０ａ〜６０ｇにわたって記憶された監視データ群Ｄ３から最古データを検出する。 - 特許庁 - In a die for a memory array, flash bits and EEPROM bits can be stored in at least one nitride read only memory (NROM) array.
メモリアレイのためのダイは、少なくとも１つの窒化物読取り専用メモリ（ＮＲＯＭ）アレイに、フラッシュビットおよびＥＥＰＲＯＭビットを記憶することができる。 - 特許庁 - A flash memory is provided with an address bus, a data bus, a control line, and an address specifiable non-volatile memory cell carry 64 connected to the address bus and the data bus.
フラッシュメモリは、アドレスバスと、データバスと、制御線と、前記アドレスバスおよびデータバスに接続したアドレス指定可能不揮発性メモリセルアレイとを備える。 - 特許庁 - To provide a non-volatile semiconductor memory of a batch erasure type in which usage efficiency of a flash memory cell is improved by redundancy constitution having good efficiency.
効率の良い冗長構成によりフラッシュメモリセルの使用効率を向上させた一括消去型の不揮発性半導体記憶装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
