「In Isolation」を含む例文一覧(3112)
＜前へ 1 2 .... 42 43 44 45 46 47 48 49 50 .... 62 63 次へ＞- According to the base isolation member mounting structure, a bearing B1 is formed of a sliding element 21 arranged on a lower end face of a column 1 and displaced together with the column 1 in one body (by following the column 1), and a receiving plate 23 having a surface on which the sliding element 21 slides.
支承Ｂ１は、柱１の下端面に柱１と一体となって（柱１に追従して）変位する摺動子２１と、摺動子２１をすべらせる面が形成された受け板２３とからなる。 - 特許庁 - In other words, the semiconductor device includes the element isolation insulating film of a completely separated type, which is formed so as to reach from the top surface of the silicon layer 4 to the top surface of the insulating layer 3, under the power supply wiring 21.
換言すれば、半導体装置は、電源配線２１の下方において、シリコン層４の上面から絶縁層３の上面に達して形成された完全分離型の素子分離絶縁膜を備えている。 - 特許庁 - To provide a manufacturing method suppressing film thinning of an STI (Shallow Trench Isolation) film by etching in a manufacturing process of a flash memory, and to provide a split gate type MONOS (Metal-Oxide-Nitride-Oxide-Silicon) type flash memory structure attaining it.
フラッシュメモリの製造工程において、エッチングによるＳＴＩ膜の膜減りを抑制することができる製造方法と、それを可能にするスプリットゲートタイプのＭＯＮＯＳ型フラシュメモリ構造を提供する。 - 特許庁 - A light-receiving element has a first conductive semiconductor substrate (52) or a first conductivity-type semiconductor layer, and a first conductivity-type isolation region (55) formed in the first conductivity-type semiconductor substrate (52) or the type semiconductor layer.
第１導電型の半導体基板（５２）または第１導電型の半導体層と、この第１導電型の半導体基板（５２）または半導体層に形成された第１導電型の分離領域（５５）とを有する。 - 特許庁 - The optical isolation structure (86) contains at least one of a light absorbing material (88) and a light reflecting material (88) deposited therein to reduce optical crosstalk and dark count rate in the SSPM (53).
光学的分離構造（８６）は、ＳＳＰＭ（５３）内で光学的クロストーク及び暗計数率を低減するように、光吸収材料（８８）と光反射材料（８８）の少なくとも一方をその内部に被着させて包含する。 - 特許庁 - In the element isolation process, a single crystal silicon layer that is provided on a semiconductor substrate 11 via an insulation layer is partially oxidized, and a plurality of island-shaped single crystal silicon layers 13a that are divided by an insulation layer 16 are formed.
素子分離工程は、半導体基板１１上に絶縁層を介して設けた単結晶シリコン層を部分酸化して、絶縁層１６によって区画した島状の単結晶シリコン層１３ａを複数形成する。 - 特許庁 - When the failure node is detected, a failure node isolation means 16 determines whether the slice of the failure node is included in a slice to be managed by the other storage nodes, associated with the management object slice.
故障ノードが検出されたときは、故障ノード切り離し手段１６が、管理対象のスライスに対応付けられた他のストレージノードが管理するスライスに、故障ノードのスライスが含まれているかどうかを判定する。 - 特許庁 - To provide a novel thermostable crystalline modified form of N-methyl-N-[(1S)-1-phenyl-2-{(3S)-3-hydroxypyrrolidin-1-yl}ethyl]-2,2-diphenylacetamide and to provide a method for isolation of the same in a new form.
新規な熱安定性結晶変態形のＮ−メチル−Ｎ−［（１Ｓ）−１−フェニル−２−｛（３Ｓ）−３−ヒドロキシピロリジン−１−イル｝エチル］−２，２−ジフェニルアセトアミド、及びこれをこの新規な形で分離する方法を提供する。 - 特許庁 - Consequently, when reverse static electricity surge is applied, a uniform p-type inversion layer IP is formed in an isolation region between the impurity diffusion regions 12, 13 and local avalanche breakdown phenomenon is not generated.
これにより、逆方向の静電気サージが印加された時、不純物拡散領域１２，１３間の分離領域に均一なＰ型反転層ＩＰが形成され、局所的な雪崩降伏現象が生じない。 - 特許庁 - To provide a small-sized semiconductor device with a high degree of circuit integration at a low cost wherein an increase in the insertion loss of a circuit caused by the parasitic inductance component of a gold wires and the deterioration of isolation characteristics can be suppressed.
低コストで、高い集積度を有し、かつ、金線ワイヤーの寄生インダクタンス成分に起因する回路の挿入損失の増加およびアイソレーション特性の低下を抑制する小型の半導体装置を提供する。 - 特許庁 - To provide a transformer capable of executing one of impedance conversion, coupling between a balanced circuit and a single end circuit, and electric isolation or over at an electric frequency in a range from UHF to microwave frequencies.
ＵＨＦからマイクロ波の範囲の電気的周波数において、インピーダンス変換、平衡回路とシングル・エンド回路との結合、及び、電気的絶縁のうちの１つ以上を施すことが可能な変成器が求められている。 - 特許庁 - The optical apparatus includes the vibration isolation unit, having movable units 21 and 24 that can be displaced with respect to a fixing section 22; and driving means 23a, 23b, 25a and 25b for driving the movable units within a prescribed range R, in order to reduce image shake.
光学機器は、固定部２２に対して変位可能な可動部２１，２４と、像振れを低減するために可動部を所定範囲Ｒ内で駆動する駆動手段２３ａ，２３ｂ，２５ａ，２５ｂとを有する防振ユニットを備える。 - 特許庁 - To provide a semiconductor device for driving an electrothermal conversion element in which the current level can be increased by a high withstanding voltage, high speed operation can be effected with a low on resistance, and high integration and energy saving can be realized while facilitating inter-element isolation.
高耐電圧により大電流化が可能で、オン抵抗が低く高速動作が可能で、高集積化と省エネルギーが可能で、素子間分離の容易な、電気熱変換素子駆動用の半導体装置を提供する。 - 特許庁 - The isolation in a high frequency manner of three inductors 28, 30 and 33 can be increased by arranging the three inductors 28, 30 and 33 so as to respectively make the directions of magnetic fluxes of the inductors 28, 30 and 33 mutually different by the angle of 90°.
３つのインダクタ２８，３０，３３の磁束方向を互いにそれぞれ９０度の角度になるように配置することにより、この３つのインダクタ２８，３０，３３の高周波的なアイソレーションを大きくできる。 - 特許庁 - The vibration isolation body 70 is provided at a position apart from the connection point 24 in the direction roughly orthogonal to the central axis C to be an attitude such that the tensile compression direction is roughly orthogonal to the central axis C.
そして、この防振体７０は、連結点２４から中心軸線Ｃと略直交する方向へ離れたところに、その引張圧縮方向が中心軸線Ｃと略直交する姿勢となるように設けられている。 - 特許庁 - To provide a semiconductor device which fully controls interference between adjacent nodes at the opposite ends of trench isolation by reducing the routing resistance of a buried conductive layer in a trench, and to provide a fabrication process therefor.
トレンチ内の埋め込み導電層の引き回し配線抵抗を低減することにより、トレンチ分離の両端にある隣接ノード間の干渉を充分に抑制できる半導体装置およびその製造方法を提供する。 - 特許庁 - This system has an amplifier unit of an amplifier isolation type photoelectric sensor and an interface 1 which relays a communication between the amplifier unit and a data processor, and the amplifier unit 2 has a built-in program memory and a CPU which executes the program.
アンプ分離型光電センサのアンプユニットと、データ処理装置との間の通信を中継するインタフェースユニット１とを有し、アンプユニット２には、プログラムメモリとプログラムを実行するＣＰＵが内蔵されている。 - 特許庁 - A height h2 of a gate electrode 11 on an isolation film 6 is made smaller than a height h1 of the gate electrode 11 on an element formation region by leaving a first silicon layer 3 in an element formation region without removing it.
第１のシリコン層（３）を除去せずに素子形成領域に残すことで、素子分離膜（６）上のゲート電極（１１）の高さｈ２を素子形成領域上のゲート電極（１１）の高さｈ２に比べて低くする。 - 特許庁 - To provide an assembling method of sectional boards for allowing quick assembling and application to various buildings, wall plates, floor plates, roofs, containers and the like, and achieving sound, temperature, electricity, moisture, and water isolation effects in the buildings.
迅速に組み立てられ、各種建築、壁板、床板、屋根、コンテナ等に応用でき、その建築物に音、温度、電気、湿気、水分を隔離する効果を達することができる、組立式ボードの組み立て方法の提供。 - 特許庁 - The first gate electrode 230 comprises a silicide layer 235 on at least part of a region located on an element isolation film 50, and no silicide layer is in a region sandwiched by the first diffusion layer 226.
そして第１ゲート電極２３０は、素子分離膜５０上に位置する領域の少なくとも一部にシリサイド層２３５を有しており、かつ第１拡散層２２６に挟まれた領域にはシリサイド層を有していない。 - 特許庁 - The semiconductor device 100 includes the trench gate 118 formed in a trench formed between a drain region 106 and a source region 108 and penetrating an element isolation region 104 to reach a substrate 102.
半導体装置１００は、ドレイン領域１０６およびソース領域１０８の間に形成され、素子分離領域１０４を貫通して基板１０２にまで達するトレンチ内に形成されたトレンチゲート１１８を含む。 - 特許庁 - To provide etching method capable of carrying out the etching which is uniform and can be easily controlled even in various semiconductor devices, such as semiconductor device of a multilayer structure or multi-element semiconductor and to provide an element isolation method.
多層構造の半導体素子や多元系の半導体素子など多様な半導体素子においても均一かつ制御が容易なエッチングを行うことが可能なエッチング方法および素子分離方法を提供する。 - 特許庁 - To solve the problems such as reduction of a welding amount, reduction of the number of parts, simplification of assembling, securing of production precision, reduction of a manufacturing cost and miniaturization of a product being common problems in various base isolation sliding support.
各種免震滑り支承に共通の課題である、溶接量の削減、部品数の削減、組立ての簡略化、製品精度を確保、製造コストの削減、製品の小型化等の問題点を解決する。 - 特許庁 - To form a continuous isolation wall structure enclosing a plurality of sub-regions to prevent imbalanced liquid crystal distribution caused by gravity in a cell structure of a liquid crystal display (LCD) device divided into the plurality of sub-regions.
複数のサブ領域に分けられた液晶ディスプレイデバイスのセル構造体において、各サブ領域を囲む連続した隔壁構造体を形成し、重力に起因する不均衡な液晶分布を防ぐこと。 - 特許庁 - To provide a method of insulating and isolating a transparent electrode layer with a good processability without forming a wall in an isolation groove and damaging a glass, and to improve output characteristics of an integrated thin film photoelectric converting apparatus.
分離溝に壁を形成せずガラスにダメージを与えることなく、良好な加工性で透明電極層を絶縁分離する方法を提供し、集積型薄膜光電変換装置の出力特性を改善する。 - 特許庁 - Provided is an efficient sample preparation device to be used in isolation (immunoassay), purification and concentration of protein, peptide, nucleic acid (for example, DNA and RNA) and other biomaterial (for example, cell) samples.
タンパク質、ペプチド、核酸（例えば、ＤＮＡおよびＲＮＡ）、および他の生体材料（例えば、細胞）の試料を単離（イムノアッセイ）、精製、および濃縮する際に用いるための効率的な試料調製装置である。 - 特許庁 - To form a coating film having proper uniform thickness as the interlayer isolation of a semiconductor device and to obtain the film excellent in preservable stability and having excellent specific dielectric, mechanical strength and hygroscopic resistance.
半導体素子などにおける層間絶縁として、適当な均一な厚さを有する塗膜が形成可能で保存安定性に優れ、しかも塗膜の比誘電率、機械的強度および耐吸湿性などに優れた膜を得る。 - 特許庁 - This image forming device is, allowed to detect the presence or absence of the current flowing to isolation charging devices 7 and 8 by an ammeter 14, and to stop the transfer current flowing in the transfer charging device 6 by controlling means 15, when the current is not flowing.
分離帯電器７、８に流れる電流の有無を電流計１４で検知し、その電流が流れていないときには、制御手段１５によって、転写帯電器６に流れる転写電流を止める。 - 特許庁 - To provide a semiconductor memory device of which the height of upper face of an element isolation insulating film between memory cell transistors is controlled so that the upper face is positioned within the thickness range of a charge storage film in an MONOS type semiconductor memory device.
ＭＯＮＯＳ型の半導体記憶装置で、メモリセルトランジスタ間の素子分離絶縁膜の上面の高さが、電荷蓄積膜の厚さの範囲に位置するように制御された半導体記憶装置を提供する。 - 特許庁 - This is obtained in a manner where a conductive film of the same component with a gate electrode is formed on a grooved element isolation region, and a primary diffracted light which does not interfere with reflected light from the conductive film 4 is extracted.
これは、溝型素子分離領域上に、ゲート電極と同一構成の導電膜を形成することで得られ、導電膜４からの反射光に対して干渉のない１次回折光を取り出すようにする。 - 特許庁 - A p+ type impurity region 15a for suppressing the occurrence of a dark current is formed on the top surface of the photodiode portion 15 and the side surface of the photodiode portion 15 which is in contact with the element isolation region 17.
フォトダイオード部１５の表面上と、フォトダイオード部１５の素子分離領域１７と接する側の側面には、暗電流が発生するのを抑制するためのｐ＋型不純物領域１５ａが形成されている。 - 特許庁 - A P-type drift layer 10 expands in an N-type epitaxial layer 3 under an N-type body layer under a source layer 17 through a lower part of an element isolation insulating film 9 from a lower part of a drain layer 18.
ドレイン層１８の下方から、素子分離絶縁膜９の下方を経由して、ソース層１７の下部のＮ型ボディ層の下方のＮ型エピタキシャル層３中に拡がったＰ型ドリフト層１０が形成されている。 - 特許庁 - The transmission of the vibration of the diaphragm 500 to the fitting part 800 via the frame can be suppressed without using a separate member such as a vibration-isolation member and deterioration in the sound quality due to noise can be prevented with the simple configuration.
振動板５００の振動がフレームを介して被取付部８００に伝達することを、防振部材などの別部材を用いることなく抑制でき、簡単な構成で雑音による音質の劣化を防止できる。 - 特許庁 - The elastomer composition for the plug in the base isolation structure comprises an elastomer component and one or more kinds of fillers, wherein its Mooney viscosity [ML(1+4)127°C] at 127°C is 20-170.
エラストマー成分と１種以上の充填剤とを含む免震構造体のプラグ用エラストマー組成物であって、127℃でのムーニー粘度［ＭＬ(1+4)127℃］が20〜170であることを特徴とする免震構造体のプラグ用エラストマー組成物である。 - 特許庁 - To provide a semiconductor device and its manufacturing method which can prevent the occurrence of a leakage failure between base-collector caused, by etching to a sub-collector region penetrating an external base layer, a trench isolation region (STI) in the etching of via hole on the external base layer.
外部ベース層上のヴィアホールのエッチングにおいて外部ベース層、トレンチ分離領域（ＳＴＩ）を突き抜けてサブコレクタ領域までエッチングしてしまい、ベース・コレクタ間リーク不良が発生することを防止する。 - 特許庁 - This method of manufacturing a stacked base isolation bearing 10 comprises the step of forming the plug 4 by containing an elastically deformable material in a mold and pressing and forming it and the step of inserting the plug 4 into a hollow part 5.
塑性変形材料を金型に収容したあとこれを加圧成形してプラグ体４を形成する工程と、中空部５にこのプラグ体４を挿入する工程とを経て積層免震ベアリング１０を製造する。 - 特許庁 - To provide a vibration isolation support leg 10 capable of supporting a case 1 of equipment causing vibration at a predetermined height and improving vibration damping effect, vibration insulation effect, and suppressing effect of permanent set in fatigue due to use for a long time.
振動を発生する機器の筐体１を所定高さに支持するための防振支持脚１０において、振動減衰効果、振動絶縁効果及び長期使用によるヘタリの抑制効果を向上させる。 - 特許庁 - Since the articulated links 11a and 11b are deformed in the same manner, the horizontal displacement of the structure body 1 relative to the base 2 is allowed to develop the base isolation action of the structure body 1 by the laminated rubber 4.
屈折リンク１１ａと１１ｂを同様に変形させることで、構造物本体１の基礎２に対する水平方向の変位を許容させ、積層ゴム４による構造物本体１の免震作用を発揮させる。 - 特許庁 - The process for forming a trench isolation region comprises a step for performing annealing in NO atmosphere at 850°C for about 30 min after a rounding oxide film is formed, wherein the interface level of the rounding oxide film is reduced through doping of N.
この界面準位は、その後に形成するトランジスタのＰＮ接合と接するため、界面準位を介した逆バイアス時の接合リークを発生させ、電荷保持特性などの特性劣化の原因となっていた。 - 特許庁 - To provide a method for manufacturing a semiconductor device, capable of preventing cut of an element isolation film in a process of forming a dual work function structure such as a dual metal gate structure and a dual High-k structure.
デュアルメタルゲート構造およびデュアルＨｉｇｈ−ｋ構造などのデュアル仕事関数構造の形成プロセスにおける素子分離膜の削れを防止することができる半導体装置の製造方法を提供する。 - 特許庁 - The base isolation device 1 has a rotational mass body 21 to which the rotation of the wheel 13 is transmitted, and a rotational friction mechanism provided in a transmission passage of a rotation between the wheel 13 and the rotation mass body 21.
また、免震装置１は、車輪１３の回転が伝達される回転質量体２１と、車輪１３から回転質量体２１までの回転の伝達経路に設けられた回転摩擦機構とを有する。 - 特許庁 - To provide a ceiling material attaching structure between building units which can easily align the ceiling height between building units, does not create a level difference or the like in the height of ceiling material even though an elastic material deteriorates and gives good vibration isolation.
建物ユニット間の天井高さの位置合わせが容易であり、弾性材が劣化しても天井材高さに段差等が生じない、防振性のよい建物ユニット間の天井材の取り付け構造を提供する。 - 特許庁 - After the pad oxide film 2 and the silicon nitride film 3, in such a region as an element isolation region is formed, are removed, the pad oxide film 2 and the silicon nitride film 3 are used as an etching-resistant mask to form a groove part on the silicon substrate 1.
次に、素子分離領域を形成する領域のパッド酸化膜２及びシリコン窒化膜３を除去した後、パッド酸化膜２及びシリコン窒化膜３を耐エッチングマスクに用いて、シリコン基板１に溝部を形成する。 - 特許庁 - To provide an air conditioner for a vehicle, which is assembled by penetrating a pivoted door 22 with a right and left integrated body through a center plate 9, preventing degradation in isolation at the center plate 9.
左右一体となった軸回動ドア２２はセンタープレート９を貫通させる組み立て構造の車両用空調装置において、センタープレート９での分離性を悪化させることのない車両用空調装置を提供する。 - 特許庁 - Also, in the above-mentioned powders, wherein the above-mentioned cosmetics are characterized by being treated with 0.1 to 10% by mass of the resin ingredient having softening point of 35 to 55°C, being obtained by isolation and extraction from the candelilla wax.
また、前記処理された粉体における、キャンデリラワックスより分別抽出して得られた軟化点３５〜５５℃の樹脂成分の処理量が０．１〜１０質量％であることを特徴とする前記化粧料。 - 特許庁 - The hologram system controls so that the times of Hi (laser beam transmission state) and Lo (laser beam isolation state) of a spatial modulator comprising a liquid crystal element are made substantially equal to each other on the basis of appearance frequency of data in hologram recording.
ホログラム記録の際に、データの出現頻度に基づいて、液晶素子からなる空間変調器のＨｉ（レーザ光透過状態）とＬｏ（レーザ光遮断状態）の時間がほぼ等しくなるよう制御する。 - 特許庁 - To provide an elevator cage, not generating an isolation part on a decoration sheet from a wall panel in a cage by fastening force, even if the wall panel with the decoration sheet stuck thereon is fastened by a connection unit such as a bolt and a nut.
化粧シートが貼着された壁パネルをボルト、ナット等の連結具で締め付けても、その締め付け力により、かご室内の化粧シートに壁パネルからの遊離部が発生しないエレベータかご室を提供する。 - 特許庁 - To gather holes, potential lower than a drain electrode 006 that is the potential of the channel part of a field effect transistor(FET) is applied to an electrode 004 created outside, and the holes that exist in an isolation region 018 of a substrate adjacent to a channel region 005 is gathered near the electrode.
ｎ型の導電層を持つＦＥＴの近傍にｐ型のオーミック電極もしくは、ｎ型のショットキー電極を作成し、その電極にＦＥＴのドレイン・ソース電位以下の電位を印加する。 - 特許庁 - The isolation region D includes a separation-gas supply part 41 for supplying a second separation gas, and a ceiling surface that forms a narrow space through which the second separation gas flows in both directions with respect to a rotation direction, on the susceptor 2.
分離領域Ｄは、第２分離ガスを供給する分離ガス供給部４１と、第２分離ガスが回転方向に対し両方向に流れる狭隘な空間をサセプタ２上に形成する天井面とを含む。 - 特許庁 - A voltage pulse is applied to the drain region 54 in a timing when information electric charges are under a transfer electrode 12-2 adjacent to the first region 60 to lower a potential barrier formed by the isolation region 56.
第１領域６０に隣接した転送電極１２−２下に情報電荷が位置するタイミングで、ドレイン領域５４に電圧パルスを印加し、分離領域５６が形成するポテンシャル障壁を引き下げる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
