「Test pattern」を含む例文一覧(2179)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 43 44 次へ＞- To provide a test pattern generation device capable of easily inputting and changing a test pattern, and reusing the test pattern.
容易にテストパターン入力と変更ができると共に、テストパターンの再利用ができるようにしたテストパターン生成装置を提供する。 - 特許庁 - A combination test pattern generation process 105 generates a combination test pattern list based on the test pattern ID, and displays it to a worker.
組み合わせテストパターン生成処理105は、テストパターンIDを元に組み合わせテストパターン一覧を作成し、作業者に表示する。 - 特許庁 - TEST PATTERN GENERATION CIRCUIT AND GENERATION METHOD FOR BUILT IN SELF TEST CIRCUIT
自己診断回路のテストパターン発生回路及び発生方法 - 特許庁 - HARD MACRO TEST CIRCUIT, TESTING METHOD THEREFOR, AND METHOD OF GENERATING TEST PATTERN
ハードマクロテスト回路、そのテスト方法およびテストパタン生成方法 - 特許庁 - METHOD AND APPARATUS FOR GENERATING TEST PATTERN AND RECORDING MEDIUM WITH TEST PATTERN GENERATION PROGRAM RECORDED
テストパタン生成方法および装置ならびにテストパタン生成プログラムを記録した記録媒体 - 特許庁 - PRINTING METHOD, PRINTING APPARATUS, AND TEST PATTERN
印刷方法、印刷装置およびテストパターン - 特許庁 - DEVICE FOR PREPARING CIRCUIT, DEVICE FOR PREPARING TEST PATTERN, DEVICE FOR SUPPORTING DESIGN, AND METHOD OF PREPARING TEST PATTERN
回路作成装置、テストパターン作成装置、設計支援装置、及びテストパターン作成方法 - 特許庁 - LSI TEST PATTERN FAILURE ANALYSIS SUPPORT SYSTEM
ＬＳＩテストパターン不良解析支援システム - 特許庁 - PROJECTOR AND ITS TEST PATTERN DETECTING METHOD
プロジェクタおよびそのテストパターン検出方法 - 特許庁 - A test pattern is generated corresponding to a tester model selected by a test pattern generation part 13.
テストパターン生成部１３で選択されたテスター機種に応じたテストパターンを作成する。 - 特許庁 - AUTOMATIC TEST PATTERN GENERATING METHOD FOR MICROCOMPUTER
マイクロコンピュータのテストパターン自動生成方法 - 特許庁 - FORMING METHOD OF SEMICONDUCTOR MEMORY TEST PATTERN
半導体メモリ試験パターンの作成方法 - 特許庁 - EDITING METHOD FOR TEST PATTERN OF SEMICONDUCTOR DEVICE
半導体装置のテストパターン編集方法 - 特許庁 - The transmission apparatus includes a test pattern signal generating means 4 for generating a test pattern signal, a test pattern signal detecting means 5 for detecting a test pattern signal generated by the test pattern signal generating means, and a line test setting means 6 for performing line test setting inside the apparatus by recognizing the reception of the test pattern signal.
試験パタン信号を生成する試験パタン信号生成手段４と、試験パタン信号生成手段が生成した試験パタン信号を検出する試験パタン信号検出手段５と、試験パタン信号の受信を認識して装置内部の回線試験設定を行う回線試験設定手段６とを備える伝送装置。 - 特許庁 - A pattern select circuit selects an internal test pattern output from the pattern generating circuit in a first test mode, and selects an external test pattern supplied through a test terminal in a second test mode to output the selected test pattern to the memory chip.
パターン選択回路は、第１試験モード時に、パターン発生回路から出力される内部試験パターンを選択し、第２試験モード時に、試験端子を介して供給される外部試験パターンを選択し、選択した試験パターンをメモリチップに出力する。 - 特許庁 - PATTERN INSPECTION DEVICE, PATTERN INSPECTION METHOD, AND TEST PIECE FOR INSPECTION
パターン検査装置、パターン検査方法、及び検査対象試料 - 特許庁 - To provide a test pattern generation device for automatically generating a test pattern without using a test pattern generation method and device related to an ATPG.
ＡＴＰＧに係るテストパターン生成方法・装置を用いずに、自動的にテストパターンを生成するテストパターン生成・装置を提供する。 - 特許庁 - To detect a test pattern of a projector even if the test pattern is superimposed on an input video image when detecting the test pattern.
プロジェクタのテストパターン検出にあたり、入力映像にテストパターンを重畳しても、そのテストパターンの検出を可能にすることにある - 特許庁 - The second test module also returns the test pattern to the first interconnect test module.
第２のテストモジュールは、テストパターンを、第１の相互接続部テストモジュールに戻すこともできる。 - 特許庁 - METHOD FOR CONFIRMING ACCESS ADDRESS OF TEST PATTERN IN DIGITAL VIRTUAL TEST SYSTEM
デジタルヴァーチャルテストシステムにおけるテストパターンのアクセスアドレス確認方式 - 特許庁 - The test result input section 22 receives the input of the test result of the test pattern carried out in the test pattern testing section 1 based on the evaluating conditions.
試験結果入力部２２は、評価条件に基づき、テストパターン試験部１で行ったテストパターンの試験結果が入力される。 - 特許庁 - TEST APPARATUS FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND TEST PATTERN DIAGNOSTIC METHOD
半導体集積回路試験装置及び試験パターン診断方法 - 特許庁 - TEST-PATTERN GENERATION METHOD AND TEST METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路のテストパターン生成方法及びテスト方法 - 特許庁 - To provide a test pattern generation method, a test pattern generation system, and a test pattern generation device capable of efficiently generating a test pattern which is used for testing a semiconductor integrated circuit.
半導体集積回路のテストに用いるテストパターンを効率よく生成可能としたテストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置を提供する。 - 特許庁 - TEST PATTERN GENERATION CIRCUIT IN TRANSMISSION DEVICE
伝送装置における試験パターン生成回路 - 特許庁 - A test pattern for pattern dependency test is stored in the BIST 4, and a test pattern for timing dependency test is stored in the BOST 3, and the pattern dependency test and the timing dependency test are performed by using the BOST 3 and the BIST 4.
パターン依存試験用試験パターンがＢＩＳＴ４に格納され、タイミング依存試験用試験パターンがＢＯＳＴ３に格納されて、ＢＯＳＴ３及びＢＩＳＴ４を使用して、パターン依存試験及びタイミング依存試験が行われる。 - 特許庁 - A dummy pattern adding means 12 adds dummy pattern data having a dummy pattern in regard to an unused tester pin to the individual test pattern 7 added a variety test pattern 3 for preparing a dummy pattern added test pattern 8.
ダミーパターン追加手段１２は、未使用テスタピンに対するダミーパターンを有するダミーパターンデータを、品種テストパターン３が付加された個別テストパターン７に対して追加し、ダミーパターン追加テストパターン８を作成する。 - 特許庁 - With this setup, a test chip pattern is set equal in pattern density to a main chip pattern.
これによって、テストチップのパターン密度を本チップのパターン密度と同等にする。 - 特許庁 - The test pattern editing section 23 edits the test patter output to the test pattern testing section 1 based on the evaluating conditions.
テストパターン評価装置２３は、評価条件に基づき、テストパターン試験部１に出力されるテストパターンを編集する。 - 特許庁 - PATTERN GENERATOR AND PATTERN GENERATING METHOD FOR SEMICONDUCTOR TEST
半導体テストのためのパターン生成装置及びパターン生成方法 - 特許庁 - The printer section 2 prints out a density test pattern 41 based on the density test pattern data 241.
プリンタ部２が濃度テストパターンデータ２４１に基づいて濃度テストパターン４１を印刷出力する。 - 特許庁 - TEST PATTERN FORMING METHOD, TRANSFER ADJUSTING METHOD, IMAGE FORMING APPARATUS, AND TEST PATTERN FORMING PROGRAM
テストパターン形成方法、搬送調整方法、画像形成装置およびテストパターン形成プログラム - 特許庁 - DRAWING METHOD FOR TEST PATTERN, IMAGING DEVICE, AND RECORDING MEDIUM ON WHICH TEST PATTERN IS FORMED
テストパターンの描画方法、および画像形成装置、並びにテストパターンが形成された記録媒体。 - 特許庁 - DETECTION RATE CALCULATION METHOD OF TEST PATTERN, COMPUTER PROGRAM, AND DETECTION RATE CALCULATION DEVICE OF TEST PATTERN
テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 - 特許庁 - This test pattern is composed of a test pattern area 10 with the following constitution, and a separation area 20.
テストパターンを、以下の構成を有するテストパターン領域１０と、区切り領域２０で構成する。 - 特許庁 - A test pattern generating means 120 composes a part of the timing signal with a part of the test pattern every cycle period to generate the test pattern signal.
テストパターン生成手段１２０は、タイミング信号の一部と、テストパターンの一部とを各サイクル周期毎に合成し、テストパターン信号を生成する。 - 特許庁 - A burn-in mode test pattern preparing circuit prepares a test pattern, in synchronism with the operation clock CLK.
バーンインモードテストパターン作成回路は、動作クロックＣＬＫに同期してテストパターンを作成する。 - 特許庁 - To provide a test pattern generating device that easily and automatically generates a test pattern without the preparation of complicated test pattern in verification for wiring connection of a semiconductor chip.
半導体チップの配線接続検証において、複雑なテストパターンの作成を必要とせず、テストパターンを容易に自動発生すること。 - 特許庁 - This test pattern is composed of a test pattern area 10 with the following constitution, and a solid area 20.
テストパターンを、以下の構成を有するテストパターン領域１０と、ベタ塗り領域２０で構成する。 - 特許庁 - A test pattern generated by a pattern generating circuit is written in a real cell array at the time of a test mode.
試験モード時に、パターン生成回路が生成する試験パターンが、リアルセルアレイに書き込まれる。 - 特許庁 - TEST PATTERN DETECTION DEVICE AND IMAGE FORMING APPARATUS
テストパターン検知装置および画像形成装置 - 特許庁 - TEST PATTERN GENERATION SYSTEM AND METHOD
テストパタン生成システム、及びテストパタン生成方法 - 特許庁 - INK-JET PRINTER AND METHOD FOR PRINTING TEST PATTERN
インクジェットプリンタ及びテストパターンの印刷方法 - 特許庁 - MISSION DATA TEST PATTERN PRODUCTION METHOD AND DEVICE
ミッションデータ試験パターン生成方法及び装置 - 特許庁 - METHOD AND DEVICE FOR GENERATING DELAY TEST PATTERN
ディレイテスト用パタン生成方法及びその装置 - 特許庁 - METHOD, DEVICE, AND PROGRAM FOR COMPOUNDING MEMORY TEST PATTERN
メモリテストパターン合成方法，装置及びプログラム - 特許庁 - A test pattern generator 12 impresses test patterns repeatedly to the DUT 1.
テストパタン発生部１２はテストパタンを繰り返しＤＵＴ１に印加する。 - 特許庁 - The test circuit 160 outputs a test pattern for testing the memory 20 and obtains a test result of the memory 20 obtained on the basis of the test pattern.
テスト回路１６０は、メモリー２０をテストするテストパターンを出力し、そのテストパターンにより得られるメモリー２０のテスト結果を取得する。 - 特許庁 - This method comprises forming only the change portion from the previous pattern vector into a file, paying attention to a test pattern used for a semiconductor test every pattern vector, to compress the test pattern file.
半導体の試験に使用するテストパターンファイルをパターンベクタ毎に着目し、前のパターンベクタからの変更分のみをファイル化してテストパターンファイルの圧縮を行う。 - 特許庁 - The width of a trench test pattern 20e of the second test pattern 20 is made smaller than gap pattern 24, 25 of the fixed contact 2.
第２テストパターン２０の溝状テストパターン２０ｅの幅を固定接点部２の間隙パターン２４、２５より細くする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
