「Test pattern」を含む例文一覧(2179)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 43 44 次へ＞- To provide a scan base ATPG (automatic test pattern generation) test circuit and test method, and a scan chain reconfiguration method.
スキャンベースＡＴＰＧテスト回路、テスト方法及びスキャンチェーン再配置方法を提供する。 - 特許庁 - A test series is generated by substituting the test pattern of each circuit element into the compression test plan.
圧縮テストプランに各回路要素のテストパターンを代入することで、テスト系列を生成する。 - 特許庁 - TEST PATTERN EVALUATION METHOD AND DEVICE
テストパターン評価方法及びテストパターン評価装置 - 特許庁 - CONTROL DEVICE OF TEST TUBE INPUT PATTERN INTO RACK
ラックへの試験管投入パターンの制御装置 - 特許庁 - DEVICE AND METHOD FOR DESIGNING LSI TEST PATTERN
ＬＳＩテストパターン設計装置及び設計方法 - 特許庁 - To provide a pattern generation circuit of a BIST(build in self test) circuit capable of generating a prescribed test pattern in a small area by reducing the number of test pattern generation circuits, and a test pattern generation method for the BIST circuit.
テストパターン発生回路の数を減じることにより、小面積で所定のテストパターンを発生することができるＢＩＳＴ回路のパターン発生回路及び発生方法を提供する。 - 特許庁 - TEST PATTERN MEASURING METHOD, AND IMAGE FORMING DEVICE
テストパターン測定方法および画像形成装置 - 特許庁 - METHOD AND DEVICE FOR CREATING TEST PATTERN FOR LOGIC CIRCUIT
論理回路のテストパタン生成方法及び装置 - 特許庁 - SEMICONDUCTOR TESTER AND TEST PATTERN FORMING METHOD
半導体試験装置及びテストパターン生成方法 - 特許庁 - Operations for reading out the selected test pattern data from the test pattern memory, and writing it into the test pattern signal generator are controlled by a control unit.
選択されたテストパターンデータをテストパターンメモリから読み出す動作と、それをテストパターン信号発生器に書き込む動作は、制御部によって制御される。 - 特許庁 - To provide a test pattern generation managing system for easy storing and managing of the test pattern of a semiconductor memory, and to provide a test pattern generation management method for the semiconductor memory.
半導体メモリのテストパターンの保存及び管理が容易なテストパターン生成管理システムおよび半導体メモリのテストパターン生成管理方法を提供する。 - 特許庁 - A test pattern for failure verification, comprising the input test pattern and the expectation value test pattern, thus generated, is used to verify the logic circuit.
このようにして生成された入力テストパターンおよび期待値テストパターンからなる故障検証用テストパターンを用いて論理回路の検証を行う。 - 特許庁 - SEMICONDUCTOR TEST SYSTEM, AND METHOD AND PROGRAM FOR GENERATION OF TEST PATTERN
半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム - 特許庁 - To provide a semiconductor integrated circuit that has a built-in test controller for generating a test pattern only for a pin necessary in a test and a test pattern for all pins.
テストに必要なピンのみのテストパターンから、すべてのピンに対するテストパターンを生成するテストコントローラを内蔵した半導体集積回路を得ること。 - 特許庁 - The integrated test pattern is generated by generating a pattern for merge to properly connect plural test patterns and simultaneously merging the test pattern for merge into the plural test patterns based on condition information by the test pattern generating part 17.
テストパタン生成部１７は、条件情報に基づいて、複数のテストパタンを適正に接続するためのマージ用パタンを生成すると共に、該マージ用パタンと複数のテストパタンとをマージして、一体化したテストパタンを生成する。 - 特許庁 - METHOD AND APPARATUS FOR VERIFICATION OF VALIDITY OF TEST PATTERN
テストパターン妥当性検証方法及びその装置 - 特許庁 - PROJECTOR, AND TEST PATTERN FOR CONTROLLING ATTITUDE OF PROJECTOR
プロジェクタ、及び、プロジェクタの姿勢制御用テストパターン - 特許庁 - IMAGE FORMATION DEVICE AND TEST PATTERN OUTPUT METHOD
画像形成装置およびテストパターン出力方法 - 特許庁 - A printer section 2 has density test pattern data 241.
プリンタ部２は濃度テストパターンデータ２４１を備える。 - 特許庁 - METHOD FOR PRODUCING TEST PATTERN, PROGRAM FOR PRODUCING TEST PATTERN, METHOD FOR MANUFACTURING MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法 - 特許庁 - TEST PATTERN COMPRESSION METHOD AND APPARATUS, TEST PATTERN COMPRESSION PROGRAM, AND MEDIUM WITH THE PROGRAM STORED
テストパターンの圧縮方法および装置、並びに、テストパターンの圧縮プログラムおよび該プログラムを記録した媒体 - 特許庁 - A test pattern is formed at the test pattern formation part 25 when the ink is jetted from the nozzles of the recording head 15.
テストパターン形成部２５は、記録ヘッド１５のノズルからインクが噴射されてテストパターンが形成される。 - 特許庁 - DATA PATTERN/TEST DATA GENERATION/STORAGE METHOD AND SYSTEM
データパターン／テストデータ生成・蓄積方法及びシステム - 特許庁 - TEST PATTERN DENSITY DETECTING DEVICE AND IMAGE FORMING APPARATUS
テストパターン濃度検知装置及び画像形成装置 - 特許庁 - A test pattern generated by a test pattern generating circuit 13 is recorded on a phase transition recording disk 1.
相変化記録ディスク１にテストパターン発生回路１３によって発生されたテストパターンが記録される。 - 特許庁 - The image light emission part 400 has a test pattern and projects image light for indicating the test pattern.
画像光射出部４００は、テストパターンを有しており、テストパターンを表す画像光を射出する。 - 特許庁 - In a test pattern measuring process (ST12), the size of a test pattern transferred onto a wafer is measured.
テストパターン測定工程ＳＴ１２において、ウェハ上に転写されたテストパターンの寸法を測定する。 - 特許庁 - APPARATUS AND METHOD FOR GENERATING TEST PATTERN
テストパターン生成装置およびテストパターン生成方法 - 特許庁 - The test pattern output from the function test pattern output part 21 is input into the LSI 11.
一方、ファンクションテストパターン出力部２１から出力したテストパターンは、ＬＳＩ１１へと入力される。 - 特許庁 - MICROPROCESSOR AND ITS EVALUATION AND TEST PATTERN FOR EVALUATION AND RECORDING MEDIUM RECORDING THE TEST PATTERN
マイクロプロセッサとその評価方法、及び、評価用のテストパターン並びにこのテストパターンが記録された記録媒体 - 特許庁 - This test pattern evaluating device 2 comprising an evaluating condition output section 21, a test result input section 22 and a test pattern editing section 23, outputs test pattern evaluating conditions to a test pattern testing section 1 for carrying out testing of a test pattern using a tester to a semiconductor device to be measured, and corrects the test pattern.
本発明のテストパターン評価装置２は、評価条件出力部２１と、試験結果入力部２２と、テストパターン評価装置２３とを備え、測定対象の半導体装置に対してテスタを用いてテストパターンの試験を行うテストパターン試験部１に対してテストパターンの評価条件の出力したり、テストパターンの修正を行う。 - 特許庁 - A pattern object preparing means 13 prepares a pattern object 9 on the basis of the dummy pattern added test pattern 8, test item information 4, and timing information 5.
パターンオブジェクト作成手段１３は、ダミーパタン追加テストパターン８，テスト項目情報４，およびタイミング情報５に基づいてパターンオブジェクト９を作成する。 - 特許庁 - The pattern supply part 12 supplies a test pattern to a circuit 22 to be tested.
パターン供給部１２が、テストパターンを被試験回路２２に供給する。 - 特許庁 - The second test module detects an error in response to reception of the test pattern.
第２のテストモジュールは、テストパターンの受け取りに応答して、エラーを検出する。 - 特許庁 - The same process is repeated to a test pattern set of merged test patterns.
テストパタンの併合されたテストパタンセットに対しても、同様の処理を繰り返す。 - 特許庁 - OPERATION VERIFYING METHOD FOR MEMORY TEST PATTERN, SEMICONDUCTOR TEST DEVICE, AND SEMICONDUCTOR DEVICE
メモリテストパターンの動作検証方法、半導体試験装置、及び半導体装置 - 特許庁 - To provide a test method that reduces a test pattern length, and to provide a test control program and a semiconductor device.
テストパタン長を短縮できるテスト方法、テスト制御プログラム及び半導体装置を提供すること - 特許庁 - To reduce the test cost or product cost by shortening the test time and reducing the man-hour of forming a test pattern.
テスト時間を短縮し、テストパタンの作成工数を削減し、テストコストまたは製品コストを削減する。 - 特許庁 - To reduce the amount of test pattern information.
試験パターン情報のデータ量の削減を図ること。 - 特許庁 - To appropriately generate a test pattern with simple configuration.
容易な構成で試験パターンを適切に生成する。 - 特許庁 - To easily calculate an error rate for each test pattern.
試験パターンごとのエラーレートを簡便に算出する。 - 特許庁 - COMPRESSION DEVICE FOR TEST PATTERN SET, ITS METHOD AND RECORDING MEDIUM
テストパタンセット圧縮装置、方法及び記録媒体 - 特許庁 - A test pattern to the logic circuit 4 generated in the test pattern generation circuit 12 is forcedly assigned to a corresponding scan flip-flop as a PLS input test pattern by the first test pattern generation circuit 13.
テストパターン発生回路１２で生成された論理回路４に対するテストパターンは、第１のテストパターン生成回路１３でＰＬＳ用入力テストパターンを対応するスキャンフリップフロップに強制的に割り付けされる。 - 特許庁 - To provide a test pattern producing apparatus, a circuit design apparatus, a test pattern producing method, a circuit design method, a test pattern producing program, and a circuit design program, for reducing the processing time in test pattern production and the amount of memory used.
テストパターン生成時の処理時間や使用メモリ量の削減を図るテストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラムを提供する。 - 特許庁 - To print an optimum test pattern on a print medium.
プリント媒体上に最適なテストパターンをプリントする。 - 特許庁 - To provide a test pattern generation apparatus capable of automatically generating a test pattern conforming to test constraints based on simulation results.
シミュレーション結果からテスター制約条件に合致したテストパターンを自動的に生成することのできるテストパターン生成装置を提供する。 - 特許庁 - A test pattern information preparation part 4 prepares test pattern information including at least the total number of failures detectable by all the test patterns.
テストパターン情報作成部４は、全てのテストパターンで検出できる全故障数を少なくとも含んだテストパターン情報を作成する。 - 特許庁 - To provide a test device and the like enabled to guarantee test-pattern safety in generation of a test power-considered test.
テストパワー考慮型のテスト生成において、テストパターン安全性を保証することを達成するテスト装置等を提供する。 - 特許庁 - The scrambler 54 scrambles the test pattern from the pattern generator 52 at a compliance test using a compliant pattern.
スクランブラ５４は、コンプライアントパターンを用いてテストを行うコンプライアンステスト時に、パターンジェネレータ５２からのテストパターンに対してスクランブル処理を行う。 - 特許庁 - TEST PATTERN GENERATING METHOD, DATA STRUCTURE OF TEST PATTERN, TEST PATTERN GENERATING DEVICE, DISPLAY PANEL INSPECTION SYSTEM, CONTROL PROGRAM, AND COMPUTER READABLE RECORDING MEDIUM WITH THE PROGRAM RECORDED THEREON
テストパターン発生方法、テストパターンのデータ構造、テストパターン発生装置、表示パネル検査システム、制御プログラム、及び該プログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
