「Tested」を含む例文一覧(2940)
＜前へ 1 2 .... 30 31 32 33 34 35 36 37 38 .... 58 59 次へ＞- The masking material 7 is peeled off on the working surface 12a, and the Fresnel lens sheet 1 is tested based on reflected light, and the presence or absence of white color family defects is judged.
その作業面１２ａ上でマスキング材７を剥がすとともにフレネルレンズシート１を反射光に基づいて検査して白色系の欠陥の有無を検査する。 - 特許庁 - But in April, Gatlin tested positive for a muscle-building drug, and on Aug. 22 he received an eight-year ban from the United States Anti-Doping Agency (USADA).
しかし，ガトリン選手は４月に筋肉増強剤の検査で陽性反応が出たため，８月22日に米国反ドーピング機関(USADA)から８年間の資格停止処分を受けた。 - 浜島書店 Catch a Wave - Thus, since the test object is narrowed down, test items which actually become necessary can be narrowed down among a program to be tested to perform coverage measurement.
このように、テスト対象の絞り込みを行なわせているので、テスト対象のプログラムの内、実際に必要とされるテスト項目を絞り込んでカバレージ測定を行うことができる。 - 特許庁 - To provide a semiconductor testing device capable of easily performing timing correction at the leading end of the socket, which is electrically connected to an IC to be tested, with high accuracy.
被試験ＩＣと電気的に接続するソケット先端におけるタイミング補正を高精度に且つ容易に行えるようにした半導体試験装置を提供する。 - 特許庁 - A brake member to be tested is coupled to a drive motor via a flange-shaped axial torque meter, and a control section controlling the drive motor is supplied with the function of electrical inertia control.
駆動モータとブレーキ供試体はフランジ形軸トルクメータを介して連結すると共に、駆動モータを制御する制御部に電気慣性制御機能を持たる。 - 特許庁 - A test processor 1 of the memory testing device is capable of simultaneously writing, reading, or erasing a test signal for each memory block with respect to a plurality of devices (DUT) to be tested.
メモリ試験装置のテストプロセッサ１は、複数の被試験デバイス（ＤＵＴ）に対して同時に、メモリブロック単位で試験信号を書き込み、読み出し、あるいは消去が可能である。 - 特許庁 - To provide a bit cell test circuit that conducts a write and a readout test of a bit cell to be tested through simple operation, and a method of detecting a defective bit cell.
簡易な動作によりテスト対象ビットセルの書き込み及び読み出しテストを実行するビットセルテスト回路及び不良ビットセル検出方法を提供すること - 特許庁 - The flow restrictor 12 is tested before or after attachment of the lighter 10 into a lighter housing by receiving a non-combustible fluid therethrough and measuring the flow rate.
流量制限器１２の試験は、不燃性流体を流しその流量を測定することによって、ライター１０のライターハウジングへ取り付ける前又は後に行う。 - 特許庁 - To provide a semiconductor-testing device which can cope with a change in standards, such as the arrangement, number, size, and PKG size of device pins in a semiconductor device to be tested.
試験対象の半導体装置のデバイスピンの配置、数、およびサイズならびにＰＫＧサイズなどの規格に変更があっても対応可能な半導体試験装置を提供する。 - 特許庁 - The test bench unit includes a software portion achieved by the execution of software by the computer and a hardware portion configured on the programmable logic device together with the circuit to be tested.
テストベンチ部は、計算機がソフトウェアを実行することにより実現されるソフトウェア部と、被テスト回路と共にプログラマブルロジックデバイス上に構成されたハードウェア部と、を備える。 - 特許庁 - A data acquisition apparatus has a database for storing communication interface specifications and other properties of diagnostic attributes output by various classes of equipment to be tested.
データ取得装置は、通信インタフェース仕様と、試験する種々のクラスの機器によって出力された診断属性の他の特性とを記憶するためのデータベースを有している。 - 特許庁 - To provide a device and method for measurement of an error rate, capable of simply setting parameter values necessary in performing a bit error rate of a tested device or waveform measurement and display.
被試験デバイスのビット誤り率や波形測定・表示を行う際に必要なパラメータ値設定を簡便に行える誤り率測定装置及び方法を提供する。 - 特許庁 - The test unit tests in parallel a test block including designated one or more circuit blocks of a semiconductor integrated circuit having a plurality of circuit blocks which can be tested singly.
試験部）は、単独で試験可能な回路ブロックを複数備える半導体集積回路の指定された１または複数の回路ブロックを含む試験ブロックを並列に試験する。 - 特許庁 - To provide a semiconductor memory testing apparatus that reduces the time for analyzing a failure by displaying the number of failures in each area of a device to be tested.
被試験対象デバイスの各領域におけるフェイル数を表示し、フェイルの解析にかかる時間を短縮することが可能な半導体メモリ試験装置を実現する。 - 特許庁 - A reference block 110 which is formed so as to be closely resembled to an integrated-circuit device, to be tested, in required various points is inserted into the fixture 107 of a test head 103.
被試験集積回路デバイスと所要の諸点でできるだけ近似するように作った規準ブロック１１０をテストヘッド１０３のフィクスチャ１０７に挿入する。 - 特許庁 - When determined to be coincident, the control circuit 23 transmits a random pattern 40 read out from a vector memory 22 toward the semiconductor device (logic product) to be tested.
一致すると判定された場合には、制御回路２３は、ベクタメモリ２２から読み出したランダムパターン４０を、被試験半導体装置（ロジック製品）に向けて送信する。 - 特許庁 - To set an optimal condition on image processing which gets no false information from the fluctuation of brightness between the images to be compared which is caused by an object to be tested and an image detection system.
被検査対象物および画像検出系起因に起因して生じる、比較画像間の明るさばらつきを虚報としない、最適な画像処理条件を設定する。 - 特許庁 - The measuring device is provided with a driving device 7 for rotating the tested object holding part 3 and relatively changing the angle θ1 of incidence of light from the light source with the rotation.
被検査物保持部３を回動させ回動に伴い光源からの光の入射角θ１を相対的に変化させる駆動装置７が設けられている。 - 特許庁 - A device 42 under test prepares test patterns comprising a combination of an impressed pattern P_1 and an expected pattern which is an output of a normal tested pattern corresponding to the pattern P_1.
テスト装置４２が、印加パターンＰ_１とこれに対応する正常な被テストデバイスの出力である期待パターンとの組み合わせから成るテストパターンを準備する。 - 特許庁 - To provide a handling device for a fluid sensor dispensing device having a module electronic equipment assembly which can be manufactured and tested before fitted into a sensor dispensing device.
センサ分与装置への組み付けの前に、製造されて試験することができるモジュール電子機器アセンブリを有する流体センサ分与装置の取り扱い装置を提供する。 - 特許庁 - To provide a measuring apparatus and a measuring method for bringing in both of analog and digital signals with high accuracy without increasing a load on a tested circuit.
被試験回路の負荷を増やさないで、アナログ信号及びデジタル信号の両方を高精度で取り込むことができる測定機器及び測定方法を提供する。 - 特許庁 - The lead frame 1 is tested to detect defects of the die pads 2 and stores the position coordinate information of the defective die pad in a storage medium corresponding to the ID number of the lead frame 1.
リードフレーム１を検査してダイパッド２の不良を検出し、不良ダイパッドの位置座標情報をリードフレーム１のＩＤ番号に対応させて記憶媒体に記憶する。 - 特許庁 - To obtain not only pass/fail decision of an instrument to be tested but also a test result which enables evaluation of its immunity to interference waves, with a testing apparatus for performing immunity tests.
イミュニティ試験を行う試験装置において、供試機器の合否判定だけでなく、妨害波に対する耐性を評価し得る試験結果が得られるようにする。 - 特許庁 - To attain a condition for reducing disadvantageous, influence of not necessarily periodical movement of an object to be tested or a part of it while projection is performed.
投影が行なわれている最中に検査対象物またはその一部分の必ずしも周期的ではない運動の不利な影響を減ずる条件を達成する。 - 特許庁 - To provide a test method by which a RAM and a bus are tested by testing that read and write of data for a RAM are performed correctly for a correct address.
ＲＡＭに対するデータの読み書きが正しいアドレスに正しく行われていることを検査し、ＲＡＭ及びバスの検査を行う検査方法を提供する。 - 特許庁 - To provide a method for biochemical testing by which the number of biochemical substances contained in a test sample can be tested from a detected value of fluorescent intensity for each probe array element.
各プローブアレイ要素ごとの蛍光強度の検出値から被検サンプルに含まれる生化学的物質の数量を検査し得る生化学的検査方法を提供すること。 - 特許庁 - To provide a reference electrode for detecting the degree of acidity and basicity of oil, whose electrode potential will be substantially constant, even if the pH of the liquid to be tested varies.
被験液のｐＨが変化しても電極電位がほぼ一定となるような油の酸性、塩基性度検出用基準電極を提供することを目的とする。 - 特許庁 - A temperature monitoring circuit 2 is a circuit to monitor the temperature of a semiconductor element 1 to be tested, and the temperature data monitored by the temperature monitoring circuit 2 is transmitted to a determining means 3.
温度モニタ回路２は被試験用半導体素子１の温度をモニタする回路であり、この温度モニタ回路２により、モニタされた温度データは判定手段３に送られる。 - 特許庁 - To shorten a manufacturing time and delivery time of a semiconductor chip by a method wherein the same probe card is shared when the semiconductor wafer is tested irrespective of a semiconductor chip size.
半導体チップサイズにかかわらず半導体ウエハ試験時に同じプローブカードを共用することにより、半導体チップの製造時間及び納期の短縮化を図る。 - 特許庁 - Metal layers 3, 4 for constituting the large scale ring oscillator 2 are wired to be near to the gate array, and the gate array master chip 1 is set in a package of the gate array to be tested.
また、大規模リングオシレータ２を構成するメタル層３、４をゲートアレイと近くなるように配線し、また、ゲートアレイマスタチップ１をゲートアレイのパッケージ５にセットして試験を行う。 - 特許庁 - To provide a test method by which burn in test for each integrated circuit chip to be tested formed on a semiconductor wafer can be conducted in a lump in the state of semiconductor wafer.
半導体ウエハ上に形成された各被試験集積回路チップのバーンイン試験を半導体ウエハ状態で一括して実施することができる試験方法の提供。 - 特許庁 - A plurality of the first measurement modules receive the trigger signal through the trigger bus, and the IC tester for testing a to-be-tested object is modified.
本発明は、複数の第１計測モジュールがトリガバスを介してトリガ信号の授受を行い、被試験対象の試験を行うＩＣテスタに改良を加えたものである。 - 特許庁 - To provide the manufacturing method of a semiconductor device and a semiconductor integrated circuit device which can be tested in a short time and can suppress increase of chip area.
短時間でテストが可能で、かつ、チップ面積の増大を抑制することが可能な半導体装置および半導体集積回路装置の製造方法を提供する。 - 特許庁 - To provide a frequency synthesizer circuit which can be tested easily in a wafer-probing test before setup, without the terminal of a voltage control oscillator outputting signals to the outside.
電圧制御発振器の端子が外部に出力することなしに、組み立て前のウエハプロービング試験で容易に試験可能な周波数シンセサイザ回路を提供する。 - 特許庁 - To provide a device and for testing flexibility capable of readily and quickly changing the width of the back and forth movement of a part of an object to be tested, and to provide a method for the device.
容易かつ迅速に被試験物の一部の往復移動の幅を変化させることが可能な耐屈曲性試験装置および耐屈曲性試験方法を提供する。 - 特許庁 - The respective electronic tag labels 20 to be conveyed from the peeling position Pb to the attachment position Pa are tested by a data reading/writing operation by a first electronic tag label testing part 15.
剥離位置Ｐｂから貼着位置Ｐａに搬送される各電子タグラベル２０は第１電子タグラベル検査部１５でデータの読み書き動作によって検査される。 - 特許庁 - More specifically, because each individual capacitor may be "pre-tested" and "aged", a likelihood that the final capacitor assembly fails in its performance test is minimal.
より詳細には、各個々のコンデンサを「予め試験」して「エージング」することができるので、完成コンデンサアセンブリがその性能試験で不合格になることになる可能性は最小である。 - 特許庁 - To increase the reliability of inspection by automating the inspection of a transparent sealant of a semiconductor element, with the semiconductor element, which is such that a chip is mounted on a substrate, being also an object to be tested.
チップが基板に搭載された半導体素子も検査対象として、半導体素子の透明封止体の検査を自動化し、検査の信頼性を向上させる。 - 特許庁 - To provide a method of accurately determining the effective atomic number and electron density of a subject to be tested even when a single radiation source is used for one CT measurement.
１つの放射線源を用いて１回のＣＴ測定を行う場合にも、精度よく被検体の実効原子番号と電子密度とを求める方法を提供する。 - 特許庁 - A nitric acid solution is used as a solution component, and a stainless steel material to be tested is subjected to electrochemical measurement under a constant potential condition, to thereby detect plastic strain of the stainless steel material.
溶液成分として硝酸溶液を使用し、定電位条件下に、被検ステンレス鋼材を電気化学的測定に付して、ステンレス鋼材の塑性ひずみを検出する。 - 特許庁 - A power train 100 to be tested is mounted on a stage 12 provided movably to and away from a base 1 while coupled to a tire 101.
ベース１に対して前後に移動可能に設けたステージ１２上には、試験対象となるパワートレイン１００が、タイヤ１０１が連結された状態で搭載される。 - 特許庁 - In another embodiment, the overspeed protection systems of the power plant machines (105, 145) can automatically be tested during the power plant machines are accelerated in speed to the FSNL.
本発明の別の実施形態では、パワープラント機械がＦＳＮＬへ加速している間にパワープラント機械（１０５、１４５）の過速度保護システムを自動的に試験することができる。 - 特許庁 - To provide a method for evaluating a substance to be tested which evaluates a substance for suppressing an abnormality of a skin condition caused by sebum by a simple operation.
皮脂によって引き起こされる皮膚の状態の異常を抑制する物質を簡便な操作で評価することができる被験物質の評価方法を提供すること。 - 特許庁 - The residual values can also be tested for alert (non-zero) conditions (927), and patterns (914) of alerts thus generated are analyzed for failure mode signature patterns (916).
残余値はまた、アラート（０でない）条件についてテストすることもでき９２７、このように生成されたアラートのパターン９１４を、故障モードサインパターン９１６に対して分析する。 - 特許庁 - Also, a result storage position where processing to store a test result to be obtained for the test conditions of the object to be tested in predetermined variables is executed on the test program is acquired.
また、テストプログラム上の、被テスト対象のテスト条件に対して得られるテスト結果を所定の変数に格納する処理が実行される結果格納位置を取得する。 - 特許庁 - To provide a flash memory device and a test method in which a test time and a test cost can be reduced and a redundant memory cell can be tested, without requiring the other circuit.
別途の回路を不要にして、かつテスト時間とテストコストを削減してリダンダントメモリセルをテストすることができるフラッシュメモリ装置およびテスト方法を提供すること。 - 特許庁 - By means of this improved IC tester, a test signal is given to a test object, and the test object is tested according to an output from itself.
本発明は、被試験対象に試験信号を与え、被試験対象の出力により被試験対象の試験を行うＩＣテスタに改良を加えたものである。 - 特許庁 - To satisfy both of versatility and reduction of a logic scale and a cost of a semiconductor device tester, by configuring a pin electronics logic of the tester so as to correspond to a semiconductor device to be tested.
半導体装置テスタのピンエレクトロニクス論理を被試験半導体装置に合わせ構成することで、テスタの論理規模や費用の低減と汎用性を両立する。 - 特許庁 - A reference gear 12 and a gear 2 which is to be tested are rotated together while they are urged in the direction, approaching each other, to be meshed.
基準歯車１２と被試験歯車２とを、互いに近づく方向に付勢してかみ合わせた状態で、基準歯車１２を被試験歯車２と共に回転させる。 - 特許庁 - The peripheral fixation lamps 96a-96h can be selectively lighted, made to flicker and color-changed in the middle of positioning so as to stabilize the fixation of the eye E to be tested.
周辺固視灯９６ａ〜９６ｈは被検眼Ｅの固視を安定化させために位置合わせの途中に選択的に点灯、点滅、色変化可能とする。 - 特許庁
- Copyright © 1995-2026 Hamajima Shoten, Publishers. All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
