「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 123 124 次へ＞
  • When the CPU 2 issues the instruction read or the data reading/writing of 16 bits/32 bits, a bus controller reads/writes a prescribed time according to the bus width specified by a source shown in the address and requests the CPU to wait till the instruction (read data) of 16 bits/32 bits issued by the CPU is prepared.
    バスコントローラは、ＣＰＵ（２）が１６ビット／３２ビットで命令リードまたはデータのリード／ライトを発行すると、そのアドレスに示される資源に指定されたバス幅に対応して、所定の回数のリード／ライトを行い、ＣＰＵが発行した１６ビット／３２ビットの命令（リードデータ）が用意されるまで、ＣＰＵにウェイトを要求する。 - 特許庁
  • A compression section 130 discards bit data by the number of common bits detected by the common bit number detecting section 120 from the most significant bit of digital value, and discards the bit data by the number of least significant discarded bits which is obtained by subtracting the number of common bits from the previously set total number of discarded bits from the least significant bit of the digital value.
    圧縮部１３０は、デジタル値の最上位ビットから、共通ビット数検出部１２０により検出された共通ビット数分のビットデータを破棄し、かつ当該デジタル値の最下位ビットから、予め設定された全体破棄ビット数から共通ビット数を減算した下位側破棄ビット数分のビットデータを破棄する。 - 特許庁
  • The received vectors of data bits and parity bits including phase transition information in a multi-chip are compared with the pair of the ideal vectors of the data bits and the parity bits including the probability of all phase transition for the pair of chips in a non-noise environment so that input phases ϕk, ϕk-1, ϕk-2, and ϕk-3 can be detected.
    マルチチップにおける位相遷移情報を含むデータ・ビットとパリティ・ビットとの受取りベクトルを、無雑音環境におけるチップの組に対する全ての位相遷移の確率を含むデータ・ビットとパリティ・ビットとの理想ベクトルの組に比較することにより、入力位相φ_K、φ_K-1、φ_K-2およびφ_K-3が検出される。 - 特許庁
  • The method of processing data includes decoding extracted data, correcting errors of the decoded data and generating data bits and data bit flags indicating error-corrected data bits from among the data bits, re-decoding the extracted data according to the data bits and the data bit flags, and correcting errors of the re-decoded data.
    抽出されたデータをデコーディングし、デコーディングされたデータのエラーを訂正してデータビット及びデータビットのうち、訂正されたデータビットを表示するデータビットフラッグを生成し、データビット及びデータビットフラッグによって抽出されたデータを再デコーディングし、再デコーディングされたデータのエラーを訂正するデータ処理方法である。 - 特許庁
  • The semiconductor integrated circuit comprises an operating circuit generating an output of a plurality of bits from an input of a plurality of bits wherein the operating circuit is arranged such that the number of stages of logical gate is identical on all data paths from the input of a plurality of bits to the output of a plurality of bits and the fan in and fan out of respective logical gates are identical.
    複数ビットの入力から複数ビットの出力を生成する演算回路を備えた半導体集積回路において、演算回路は、複数ビット入力から複数ビット出力までの全てのデータパス上の論理ゲート段数が同一でかつ、各論理ゲートのファンイン、ファンアウトが同一となるようにした。 - 特許庁
  • In this case, each of the communication apparatuses varies the number of bits of each of the transmission object division data and mixes dummy data to each of the transmission object division data except the transmission object division data with the highest number of bits among those of the other transmission object division data in order to match the number of bits of the other transmission object division data with the highest number of bits.
    このとき、各通信装置は、送信対象切断データのビット数に変化をつけるとともに、送信対象切断データのビット数のうち最もビット数の大きいもの以外の送信対象切断データに、最もビット数の大きいものにそのビット数を合わせる大きさのダミーデータを混入する。 - 特許庁
  • Thus, information on one or more bits per pixel can be embedded.
    これにより、１画素当り１ビット以上の情報を埋め込むことが可能となる。 - 特許庁
  • The value of ρ is generally proportional to the number of bits used in the video encoding.
    ρの値はビデオ符号化に使用されるビットの数に一般的に比例する。 - 特許庁
  • The magnetic bits of the second magnetic layer have island-like shapes which are independent of one another.
    第２磁性層の磁気ビットは、互いに独立的なアイランド形状である。 - 特許庁
  • To obtain threshold voltage of all bits in a flash memory by one time processing.
    一度の処理でフラッシュメモリ内のすべてのビットのしきい値電圧を求める。 - 特許庁
  • Remaining tag bits are used to assign the row address of the memory module.
    残りのタグビットは、前記メモリモジュールのロウアドレスを割り当てるために用いられる。 - 特許庁
  • Note that unit bits (1) or (0) are not converted and are recorded as they are.
    そして、単位ビットの「１」または「０」は、変換行わずにそのまま記録する。 - 特許庁
  • To reduce the circuit scale of a bit select circuit for the number of input bits.
    ビット選択回路の、入力ビット数に対する回路規模をより低減する。 - 特許庁
  • The fryer includes: an oil tank 11; and the filtering part 22 for removing the bits of deep-fried food.
    油槽１１と、揚げ滓を除去する濾過部２２とを備えたフライヤーである。 - 特許庁
  • A CRC bit calculation section 103 calculates CRC bits from the header information.
    ＣＲＣビット算出部１０３は、ヘッダ情報からＣＲＣビットを算出する。 - 特許庁
  • Thus, bits, rather than symbols, are interleaved by the inner bit interleaver 28.
    したがって、シンボルでなくビットが内部ビットインターリーバ２８によりインターリーブされる。 - 特許庁
  • To obtain an extended address without changing the number of bits of an address buried in a wobble.
    ウォブルに埋め込むアドレスのビット数を変えないで、拡張したアドレスを得る。 - 特許庁
  • To edit a recorded series of bits on a rewritable disk medium.
    ビットの記録された系列を再書き込み可能なディスク媒体上で編集する。 - 特許庁
  • Part of the quantum bits not selected is transmitted to the receiver terminal device.
    選出されなかった量子ビットの一部は受信者端末装置へと送る。 - 特許庁
  • The change detecting circuit 13 for more than (n) bits outputs a logic value 1.
    ｎビット以上変化検出回路13の出力は論理値１を出力する。 - 特許庁
  • To obtain an extended address without changing the number of bits of the address embedded in the wobble.
    ウォブルに埋め込むアドレスのビット数を変えないで、拡張したアドレスを得る。 - 特許庁
  • Try dialing into the system; be sure to use 8 bits, no parity, and 1 stop bit on the remote system.
    この時、8ビット、パリティなし、 1ストップビットで接続するようにしてください。 - FreeBSD
  • A numeric mode is from one to four octal digits (0-7), derived by adding up the bits with values 4, 2, and 1.
    その数値は値4,2,1に対応するビットを加算することにより得られる。 - JM
  • File's permission bits are exactly mode (octal or symbolic).
    ファイルの許可属性が mode (8 進または文字による指定) とまったく同じであったら真。 - JM
  • Any of the permission bits mode are set for the file.
    mode で指定されている許可属性ビットが ファイルでどれか一つでも立っていたら真。 - JM
  • The lower 16 bits of argp specify the period in clock cycles (that is, argp = 1193180/frequency).
    argp の下位 16 ビットはクロックサイクルを単位として周期を示す。 (つまり argp = 1193180/周波数)。 - JM
  • By taking the lowest 7 bits of each of the first eight characters of the key ,
    keyの最初の 8 文字の各文字から下位 7 ビットをとって 56 ビットの鍵が得られる。 - JM
  • which is a bit mask specified by ORing together zero or more of the following bits: 12
    argはビットマスクで、以下のビットの 0個以上の論理和をとったものを指定する。 12 - JM
  • Note that undocumented bits may also be set, depending on your printer.
    プリンターによっては記載のないビットもセットされるかもしれないので、注意のこと。 - JM
  • Do not honor set-user-ID and set-group-ID bits when executing programs from this file system.
    このファイルシステムのプログラムを実行するときに、set-user-ID ビットと set-group-ID ビットを無視する。 - JM
  • (Symbolic definitions for the permissions bits can be obtained by including <sys/stat> .)
    と同じように指定する(許可ビットのシンボル定義は<sys/stat>のインクルードにより得られる)。 - JM
  • defined, one also has the following, which convey no further information beyond the bits listed above: POLLRDNORM
    ただし、上記のリストにあるビット以上の情報が得られる訳ではない。 POLLRDNORM - JM
  • Some file systems only support 16-bit UIDs and GIDs, although in Linux UIDs and GIDs are 32 bits.
    Linux の UID と GID は 32 ビットであるが、16 ビットの UID と GID しかサポートしないファイルシステムもある。 - JM
  • If duration is zero, it transmits zero-valued bits for at least 0.25 seconds, and not more that 0.5 seconds.
    duration が 0 の場合は、0 のビットを 0.25 秒以上、0.5 秒以下の間隔で転送する。 - JM
  • The xxx bit positions are filled with the bits of the character code number in binary representation.
    xxxビットの部分には 2 進数で表わした文字コードのビット部分が対応する。 - JM
  • and setgid bits), time of last modification and time of last access.
    アクセス権 (setuid, setgid ビットを含む)・ 最終修正時刻・最終アクセス時刻を保存する。 - JM
  • To make selectable a gradation voltage having a large number of bits within a limited space.
    限られたスペースでビット数の多い階調電圧の選択を可能にする。 - 特許庁
  • To provide a Viterbi decoder wherein the number p of bits of a path metric register is decreased.
    パスメトリック・レジスタのビット数ｐを小さくしたビタビ復号器を提供する。 - 特許庁
  • To provide an arithmetic element containing a plurality of regularly arrayed queue bits.
    規則的に配列された複数のキュービットを含む演算素子を提供する。 - 特許庁
  • Data of 256 bits are transferred from the DRAM 11 to the cache memory 12 at a time.
    ＤＲＡＭ１１からキャッシュメモリ１２への２５６ビットのデータを一度に転送する。 - 特許庁
  • Therefore, information on total three bits is recorded in one memory cell.
    従って、合計で３ビットの情報が１つのメモリセルに記録されることになる。 - 特許庁
  • Therefore, it is possible to perform the atomic execution of the read modify write of the lock bits.
    したがって、ロックビットのリードモディファイライトをアトミックに実行することができる。 - 特許庁
  • To provide pipeline ADC architecture capable of exceeding 5 bits.
    ５ビットを越える実現を可能とさせるパイプラインＡＤＣアーキテクチャを提供する。 - 特許庁
  • The receiver 3 performs a reverse operation to that of the transmitter to decode the information bits.
    受信機３は、送信機の逆操作を行い、情報ビットを復号する。 - 特許庁
  • A column decoder 182 selects an output based on tag data consisting of 2 bits.
    列デコーダ１８２は、２ビットのタグデータに基づいて１つの出力を選択する。 - 特許庁
  • Information of the changed number of the bits is included in coded data of the moving image.
    変更されたビット数の情報は、動画像の符号化データに含められる。 - 特許庁
  • The memory cells of three-level map data of three bits making two memory cells one group.
    ３−レベルのメモリセルは、２つが一組をなして３ビットのデータをマッピングする。 - 特許庁
  • In a step S2, bits 9, 7 and 2 of the context generation register are subjected to mask processing.
    ステップＳ２で、コンテクスト生成レジスタのビット９，７，２のマスク処理を行う。 - 特許庁
  • A first series of bits corresponds to compatibility information of firmware of a computer system.
    第１のビット列は、コンピュータ・システムのファームウェアの互換性情報に対応する。 - 特許庁
  • Then (0x07) is obtained by imposing EFM demodulation on 14 bits after additional recording.
    追加記録後の１４ビットをＥＦＭ復調すると、（０ｘ０７）が得られる。 - 特許庁
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 123 124 次へ＞

例文データの著作権について