「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 19 20 21 22 23 24 25 26 27 .... 123 124 次へ＞
  • The encryption circuit 310 may be one that is given the image data having a random length longer than 16 bits by instructions from a CPU and then only adds a CRC sign with 16 bits to the image data.
    暗号化回路３１０は、ＣＰＵからの指示により１６bit より長いランダムな長さの画像データが与えられて、１６bit のＣＲＣ符号を付加するだけの回路でよい。 - 特許庁
  • The oscillator includes a first accumulation stage (12) for a first number of most-significant bits (Ob) of the binary word and a second accumulation stage (11) for a second number of least-significant bits (Pb).
    発振器は、２進ワードの最上位ビット（Ｏｂ）の第１数に対する第１累積段（１２）と、最下位ビット（Ｐｂ）の第２数に対する第２累積段（１１）とを含む。 - 特許庁
  • Further, parallel data in 4 bits generated by applying error correction coding to a non real time packet TP2 are inserted to 4 bits at the LSB (Least Significant Bit) side of the 6-bit input to the 64QAM modulator 706.
    また、非リアルタイムパケットＴＰ２を誤り訂正符号化した４ビットのパラレルデータを、６４ＱＡＭ変調器７０６のＬＳＢ（Least Significant Bit）側の４ビットに入力している。 - 特許庁
  • To increase the number of error detectable bits whose number of redundant bits is fixed and to suppress deterioration of quality when many error continuously take place in an unprotected bit.
    冗長ビット数が一定で誤り検出可能なビット数を増やすこと及び非保護ビットに連続して多くの誤りが生じた場合の品質劣化を抑えること。 - 特許庁
  • To equalize the number of bits embedded in an image to the number of bits extracted from the image with high precision without the need to detect a character image with high precision.
    高い精度の文字画像の検出を必要とせず、画像に埋め込んだ情報のビット数と、画像から抽出したビット数が高い精度で一致させることを可能にする。 - 特許庁
  • The original processor uses addresses with a first length of n bits for addressing, and the target processor uses addresses with a second length of m bits, where the second length m is greater than the first length n.
    元のプロセッサがアドレス指定のためにｎビットの長さを有するアドレスを使用し、目標プロセッサはｍビットの長さを有するアドレスを使用し、ｍはｎよりも大きい。 - 特許庁
  • The method (200) also comprises a step (204) of secondarily modulating each of a plurality of bits including the bit state of 1 to output a plurality of secondarily modulated bits.
    方法（２００）はまた、複数の二次変調ビットを出力するために１のビット状態を含む複数のビットの各々を二次変調するステップ（２０４）を含んでいる。 - 特許庁
  • The index bits are used to assign the column address of the memory module.
    前記インデックスビットは、前記メモリモジュールのカラムアドレスを割り当てるために用いられる。 - 特許庁
  • The register file selects an entry by multiplexer groups having n stages respectively corresponding to the bits of the cache index of n bits (n is a natural number) that is used to search for the instruction cache tag.
    レジスタファイルは、命令キャッシュタグの検索に用いるｎ（ｎは自然数）ビットのキャッシュインデックスの各ビットに対応するｎ段のマルチプレクサ群によってエントリを選択する。 - 特許庁
  • And by assuming output of the asymmetric segment linear function as a double variable, lower 3 bits of the mantissa part are truncated and numbers upper than the lower 3 bits are taken out.
    また、その非対称区分線形関数の出力をダブル型変数として、その仮数部の下位３ビットを切り捨てて下位４ビットから上位の数を取り出す。 - 特許庁
  • In Fig.(B), a pointer to a compression code map of a second gram is divided by 5 bits.
    （Ｂ）では、第２グラムの圧縮符号マップへのポインタを５ビットで分割している。 - 特許庁
  • The decode data D_DEC has all bits as 0 when the corresponding bit is 0, and has the bit corresponding to the position after the rearrangement as 1 and the remaining bits as 0.
    デコードデータＤ_ＤＥＣは、対応するビットが０のとき全ビットが０、対応するビットが１のとき、その並べ替え後の位置に対応するビットが１、残りのビットが０である。 - 特許庁
  • A mask processing unit 17 masks the redundant bits with specific data, when the significant information shows significance, to thereby invalidate information expressed by the redundant bits.
    そしてマスク処理部１７では、有意性情報が有意を表す場合に余剰ビットを特定のデータでマスクすることで余剰ビットで表される情報を無効化する。 - 特許庁
  • The D/A converter is provided with a decoder 2 that receives a digital signal input IN in a 1st number of bits, divides the 1st number of the bits into a 2nd number of bit groups.
    Ｄ／Ａ変換器は、第１の数のビットから成るデジタル信号入力ＩＮを受けて第１の数のビットを分割して第２の数のビット・グループにするデコーダ２を備える。 - 特許庁
  • A value obtained by replacing upper 8 bits of a 16 bit value extracted from a random number generation circuit 42 with lower 8 bits is acquired as a random number for the internal lottery.
    乱数発生回路４２から抽出した１６ビットの値の上位８ビットと下位８ビットとを入れ替えた値を内部抽選用の乱数として取得する。 - 特許庁
  • A check sum 15 includes a space of bits of the number correspond to the bits of each data slice and each bit of each of the data slice has a position in the order of the bit.
    チェックサム１５は、データスライスそれぞれにおけるビット数に対応するビット数の空間を含み、該各データスライスにおける各ビットはビットの順序における位置を有している。 - 特許庁
  • To more efficiently process an OSD (On Screen Display) data when a data bus width of a frame memory is 16 bits or 32 bits.
    フレームメモリのデータバス幅が１６ビットまたは３２ビットの場合にＯＳＤデータをより効率的に処理することが可能なＯＳＤデータ処理システム等を提供すること。 - 特許庁
  • A subtractor section 24 applies subtraction processing to the delayed 8-bit input signal Si and the low frequency component rounded to 10-bits to obtain a high frequency component in (s+10) bits.
    減算部２４は、遅延された８ビットの入力信号Ｓｉと、１０ビットに丸められた低周波成分を減算して（ｓ＋１０）ビットの高周波成分を得る。 - 特許庁
  • Parallel data streams of M in quantity are interleaved in a series bit stream, and shifted in the staging resister 12 so that the bits 0 of all the data streams are positioned first and the bits X-1 are positioned lastly.
    M個の並列データストリームが直列ビットストリームにインタリーブされ、すべてのデータストリームのビット0が最初に、ビットX-1が最後になるように、ステージングレジスタ12内へシフトインされる。 - 特許庁
  • The nonvolatile memory device and program method thereof are provided in which data is scanned to search data bits to be practically programmed, and the searched data bits are simultaneously programmed as many as a predetermined number.
    ここに開示された不揮発性メモリ装置及び方法は、データをスキャニングして実際プログラムされるデータビットを捜し出し、これを所定の個数だけ同時にプログラムする。 - 特許庁
  • The FIFO memory 13 for input is an input by a wavelet transformation coefficient with 16 bits, when it is encoded and is input by encoding data of 8 bits, when it is decoded.
    入力用ＦＩＦＯメモリ１３は、符号化時には１６ビットのウェーブレット変換係数が入力され、復号時には８ビットの符号データが入力される。 - 特許庁
  • A controller assigns a different chip address to each chip on the basis of the number of fail bits.
    コントローラは、フェイルビット数に基づいて各チップに異なるチップアドレスを割り当てる。 - 特許庁
  • The data control parts 30a, 30b, 30c and 30d perform the serial-parallel conversion by shifting by the corrected number of bits from the previously set number of bits at predetermined timing, respectively.
    データ管理部３０ａ、３０ｂ、３０ｃ、３０ｄは、それぞれ、所定のタイミングで、予め定められたビット数から補正ビット数シフトしてシリアル・パラレル変換する。 - 特許庁
  • In the disposing plural preceding bits 15 in a circular cutting locus of a tool bit 11, the circular cutting loci of the preceding bits 15 are set to be different from each other.
    ツールビット１１の円形切削軌跡の中に複数の先行ビット１５を配置する場合に、複数の先行ビット１５の円形切削軌跡を互いに異ならせる。 - 特許庁
  • The blending ratio information is included in each piece of pixel data consisting of a plurality of bits of the first digital image data as information of one or more bits among the pixel data.
    第１のデジタル画像データの複数ビットからなる画素データのそれぞれに、当該画素データのうちの１ビット以上の情報として、混合比情報を含める。 - 特許庁
  • In order to select a transmission modulation symbol in the communication system, both the information bits that are coded and the information bits that are not coded are utilized.
    システムにおける送信用の変調シンボルを選択するために、符号化された情報ビットの部分及び符号化されない情報ビットの部分をともに利用する。 - 特許庁
  • To prevent image quality deterioration in conversion between pieces of drawing data having the number of bits different from each other.
    ビット数の異なる描画データ間の変換における画質劣化を防止する。 - 特許庁
  • The shaping bits 33 shape the drilled surface formed by the excavating claw 23.
    整形ビット３３は、掘削爪２３で形成した穿孔の穿孔面を整形する。 - 特許庁
  • An encoding system selection unit C113 outputs bits of signals received previously to a second encoding unit C115, and outputs bits of retransmitted signals to a third encoding unit C116.
    符号化方式選択部Ｃ１１３は、前の受信での信号のビットを第２の符号部Ｃ１１５に出力し、再送信号のビットを第３の符号部Ｃ１１６に出力する。 - 特許庁
  • Statuses of the respective stack and queue are reflected in the bits in the multi-bit registers.
    各スタックと待ち行列の状態は、複数ビットレジスタ中のビットに反映される。 - 特許庁
  • A bit extract section 40 captures bits composing MSI data among output bits from a TDMA section 7 in timing designated by a timing control section 45.
    ビット抽出部４０は、タイミング制御部４５から指定されるタイミングでＴＤＭＡ部７からの出力ビットのうちのＭＳＩのデータを構成するビットを取り込む。 - 特許庁
  • Then heater bits 131a and 131b respectively include adjusting members 12a and 12b as stoppers which restrict approach of the welding bits 11a and 11b.
    そして、ヒータビット１３１ａ，１３１ｂには、それぞれ溶着ビット１１ａ及び１１ｂの接近を規制するストッパとして、調整用部材１２ａ，１２ｂが設けられている。 - 特許庁
  • In the information recording medium, a plurality of play list sets which contain a plurality of bits of contents information and a plurality of bits of play list information for defining a reproduction sequence thereof are recorded.
    情報記録媒体には、複数のコンテンツ情報と、これらの再生シーケンスを規定する複数のプレイリスト情報を夫々含む複数のプレイリストセットとが記録される。 - 特許庁
  • The calculation result of an x-bit value is displayed with bits fewer than x bits, and based on this, the calculation result can be scaled so that logarithmic display may be well performed.
    ｘビット値の計算結果を、該結果をｘビットより少ないビットで表示し、これに基づき十分に対数表示が行えるようにスケールすることができる。 - 特許庁
  • The bits of the display data of the pixels in which the attribute data are to be embedded are those to be masked in each of red (R), green (G) and blue (B) of pixel data and set as lower bits.
    属性データが埋め込まれる画素の表示データのビットは、画素データの赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれにおいてマスクされるビットであり、下位ビットとする。 - 特許庁
  • A lamp actuation circuit LAMP drives and turns on a total of N*M lamps by outputting N-bits of common data COMi and M-bits of lighting data Pj to lamps.
    ＮビットのコモンデータＣＯＭｉと、Ｍビットの点灯データＰｊとをランプに出力することで、合計Ｎ＊Ｍ個のランプを点灯駆動するランプ駆動回路ＬＡＭＰを設ける。 - 特許庁
  • An HARQ processor 90 performs respective rate matching of systematic bits and parity bits of retransmission data, according to the redundant version obtained by the redundant version controller 15.
    ＨＡＲＱ処理部９０は、冗長バージョン制御部１５で求められた冗長バージョンに従って、再送データのシステマチックビットおよびパリティビットの各々のレートマッチングを行う。 - 特許庁
  • After inverting the bits output from the comparison operation circuits CP2 and CP4 of the even-numbered stages, respective bit streams are output as the value of 8 bits expressing a digital value after conversion.
    偶数段目の比較演算回路ＣＰ２，ＣＰ４から出力されたビットを反転した上で、各ビット列を変換後のデジタル値を示す８ビットの値として出力する。 - 特許庁
  • An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.
    集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁
  • To provide a display device which can process the video signal of n+k bits per pixel by using a data driving part capable of decoding the video signal of n bits per pixel.
    一画素当たりnビットの映像信号が解読可能なデータ駆動部を用いて一画素当たりn＋kビットの映像信号を処理可能なディスプレイ装置を提供する。 - 特許庁
  • Magnetic resonance frequencies of respective recording bits are made different by making widths (aspect ratios) of a specific recording bit 11a and adjacent recording bits 11b-11i different.
    特定の記録ビット１１ａと、隣接する記録ビット１１ｂ〜１１ｉの幅（アスペクト比）を異ならせることにより、各記録ビットの磁気共鳴周波数を異ならせる。 - 特許庁
  • The micro-bits are formed in a regular array, and specified data is formed according to the presence of the micro-bits following the array.
    前記マイクロビットは規則的な配列で形成されるようになっており、当該配列に従ったマイクロビットの有無によって、所定のデータを形成するようになっている。 - 特許庁
  • The N-bit PON port identifier has bits smaller than the M-bit multicast address in number.
    ＮビットＰＯＮポート識別子はＭビットマルチキャストアドレスより少ないビットを有する。 - 特許庁
  • A replica symbol generating section 15 generates a replica symbol out of the demodulated data bits.
    レプリカシンボル生成部１５は、復調されたデータビットからレプリカシンボルを生成する。 - 特許庁
  • To use a hall element by improving sensitivity without increasing the number of bits of an A/D converter.
    Ａ／Ｄ変換器のビット数を増やさずに、ホール素子を感度アップして使用する。 - 特許庁
  • In this method for signaling information, one or more indicator bits of a sequence of indicator bits can be assigned to indicate the transmission of signal information that is related to the group.
    本信号方式では、このグループに関連する信号情報の送信を示すインディケータ・ビット列の１つまたは複数のインディケータ・ビットを割り当てることができる。 - 特許庁
  • Respective bits or characters constituting a serial transmission signal are subjected to frequency modulation.
    シリアル送信信号を構成する各ビット又は各キャラクタを周波数変調する。 - 特許庁
  • A justification circuit may receive as input any combination of one or more bits of pixel data, one or more bits of justification selection data, and one or more clock signals.
    調整回路は一以上のビットのピクセルデータ、一以上のビットの調整選択データ及び一以上のクロック信号のあらゆる組み合わせを、入力として受け付けうる。 - 特許庁
  • Well, at least that is how we perceive it. In reality, such an IP address consists of 32 bits (ones and zeros).
    これはわかりやすくするためで、実際には、IPアドレスは32ビット(0と1の列)です。 - Gentoo Linux
  • For the sticky bit, and for set-user-ID and set-group-ID bits on directories, see stat (2).
    スティッキー・ビットとディレクトリに対するセット・ユーザー (グループ)・ID ビットについては、stat (2) を見よ。 - JM
＜前へ 1 2 .... 19 20 21 22 23 24 25 26 27 .... 123 124 次へ＞

例文データの著作権について