「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 23 24 25 26 27 28 29 30 31 .... 123 124 次へ＞
  • SunOS treats arg as a multiplier, and sends a stream of bits arg times as long as done for zero arg .
    SunOS はargを倍数として扱い、ビットのストリームをarg回送信する。 argが 0 の場合も同じ。 - JM
  • Various systems attach special meanings to otherwise meaningless combinations of mode bits.
    いろいろなシステムでは、他の意味のないモードビットの組合せに特別な意味を与えている。 - JM
  • Ant tasks are executable bits of code that handle the processing instructions for your source code.
    Ant タスクは実行可能な小型のコードで、ソースコードに対する処理命令を管理します。 - NetBeans
  • A second series of bits corresponds to a firmware image with which the firmware is to be upgraded.
    第２のビット列は、それによってファームウェアがアップグレードされるファームウェア・イメージに対応する。 - 特許庁
  • Those processes are carried out at high speed to emulate the rewriting by the bits or bytes.
    これを高速に行うことにより、ビットまたはバイト単位の書き換えをエミュレートする。 - 特許庁
  • Each rotary blade block 35 has a plurality of bits 350 and a support plate 351.
    各回転刃ブロック３５は、複数のビット３５０と、支持プレート３５１とを備えている。 - 特許庁
  • Further, when a threshold is judged to exist outside the noted interval, 1 bit data determined based on a relative position of the noted interval and the threshold is output, and data of bits corresponding to the number of the holding bits are determined and output and the number of the hold bits is cleared to zero.
    また、注目区間外に閾値が存在すると判定した場合、注目区間と閾値との相対位置に基づいて決定される１ビットのデータを出力し、保留ビット数の数分のビットのデータを決定し、出力すると共に、保留ビット数をゼロクリアする。 - 特許庁
  • In another variation, spatial interleaving is performed over the symbols after the bits are mapped to symbols.
    別の変形例では、ビットをシンボルにマッピングした後で、シンボルに空間インタリーブを実行する。 - 特許庁
  • An LFSR 100 includes a shift register having 4 bits and mainly using F/F.
    ＬＦＳＲ１００は、主にＦ／Ｆを用いた４ビットのシフトレジスタが形成されている。 - 特許庁
  • To suppress the number of total transmission bits and reduce an average transmission bit rate in a speech codec, by giving comparatively a large amount of transmission bits to a voiced sound with important implication in a voice section, and decreasing thereafter the number of bits in order of unvoiced speech and background noise.
    音声コーデックにおいて、音声区間中で重要な意味合いを持つ有声音に比較的多い伝送ビット量を与え、以下無声音、背景雑音の順にビット数を減らすことにより総伝送ビット数を抑制し、平均伝送ビット量を少なくする。 - 特許庁
  • Data are made into packets with n-bits, in the case of sending the data from a system A to a system B.
    システムＡからシステムＢにデータを送る際に、データはｎビットでパケット化される。 - 特許庁
  • To provide transmit diversity for acknowledgement and category 0 bits in a wireless communication system.
    無線通信システムにおける確認応答及びカテゴリー０ビットのための送信ダイバーシティ。 - 特許庁
  • Upon request for a retransmission from a receiver, a transmitter inverts initially transmitted coded bits if the retransmission is odd-numbered for the same data, modulates the inverted bits, and transmits the modulated bits to the receiver.
    受信器からの再伝送要請があると、送信器は、前記再伝送が同一のパケットに対する奇数番目の再伝送である場合、初期伝送された符号化ビットを反転し、前記反転されたビットを変調し、前記変調されたビットを前記受信器に伝送する。 - 特許庁
  • The encoders 2D1 and 2D2 performs predictive encoding of differences Δ(L+R) and Δ(L-R) between a sum signal (L+R) and a difference signal (L-R) of high-order 16 bits among 24 bits and transmits low-order 8 bits as they are through a recording medium and a communication medium.
    エンコーダ２Ｄ１、２Ｄ２はそれぞれ２４ビットの内、上位１６ビットの和信号（Ｌ＋Ｒ）、差信号（Ｌ−Ｒ）の差分Δ（Ｌ＋Ｒ）、Δ（Ｌ−Ｒ）を予測符号化するとともに、下位８ビットをそのまま記録媒体や通信媒体を介して伝送する。 - 特許庁
  • The ground excavator is provided with a cutter head 16 which is rotatably supported at the front end of an excavator body, and the cutter head 16 has a plurality of center bits 20 arranged at the center thereof, and a plurality of peripheral bits 22 arranged on the external peripheral side of the center bits 20.
    地盤掘削機は、掘削機本体の先端に回転自在に支持されるカッターヘッド１６を備え、カッターヘッド１６は、中央に配置された複数のセンタービット２０と、センタービット２０の外周側に配置された複数の外周ビット２２とを有している。 - 特許庁
  • The Z2-value is clamped to a predetermined value according to bit values other than the bits I-J of the Z-value.
    Ｚ値のビットＩ〜Ｊ以外のビットの値に応じてＺ２値を所与の値にクランプする。 - 特許庁
  • A 1st parameter code word is generated by combining one or more pitch bits with one or more voicing bits and one or more gain bits, and encoded with an error control code to generate a 1st FEC code word, which is included in the bit stream of frames (225).
    ピッチ・ビットの１つ以上を、発声ビットの１つ以上および利得ビットの１つ以上と組み合わせて第１パラメータ・コードワードを作成し、これをエラー制御コードでエンコードして第１ＦＥＣコードワードを生成し、これをフレームのビット・ストリームに含ませる（２２５）。 - 特許庁
  • The second subset comprises bits that are still over-erased when the step of selecting occurs.
    第２サブセットは、選択するステップの時に依然として過消去されているビットを含む。 - 特許庁
  • To decrease the size and cost of a PDP device by decreasing the number of Y bits.
    ＰＤＰ装置において、Ｙビット数を削減して装置のサイズ及びコストを小さくする。 - 特許庁
  • The control information, comprising Data 1 of arm position data low 8 bits, Data 2 including arm position data high 1 bit and wiper operation mode 6 bits, Data 3 including motor control sequence 6 bits, and Data 4 of check sum, bi-directionally reduces the communication data to 8 bytes.
    制御情報は、アーム位置データ下位８ビットのData1と、アーム位置データ上位１ビットとワイパ動作モード６ビットを含むData2と、モータ制御シーケンス６ビットを含むData3と、チェックサムのData4からなる４バイトデータからなり、通信データを双方向で８バイトに低減させる。 - 特許庁
  • The display method is provided in which when the number of first bits of an image signal input to a driver circuit 2 driving the display device is larger than the number of second bits of gradation data to be output, the display device is caused to display the gradation of the number of the first bits.
    本発明は、表示装置を駆動するドライバ回路２に入力される画像信号の第１ビット数が、出力される階調データの第２ビット数のより多い場合に、表示装置に第１ビット数の階調を表示させる表示方法である。 - 特許庁
  • A combination circuit searches for a specific pattern of data bits generated at a specific communication rate.
    組合せ回路は固有の通信レートで発生するデータ・ビットの固有のパターンを探索する。 - 特許庁
  • To complete error correction processing in a short period of time, irrespective of the occurrence position of error bits.
    誤りビットの発生位置にかかわらず誤り訂正処理を短時間で完了する。 - 特許庁
  • Thus, number of bits to be processed by A/D converters 2-1-2-3 can be decreased.
    こうすると、Ａ／Ｄ変換器２−１〜２−３のビット数を少なくすることができる。 - 特許庁
  • Furthermore, the CRC provision section 10 sequentially outputs all bits of the coding object data to a convolution coding section 20, in parallel with the CRC arithmetic operation (1), then outputs all the CRC bits that were calculated (2), and outputs (K-1) bits stored in the buffer (3).
    又、ＣＲＣ付与部１０は、(1) ＣＲＣ演算と並行して畳み込み符号化部２０へ符号化対象データの全ビットを順次出力し、ついで、(2)演算したＣＲＣの全ビットを出力し、しかる後、(3)バッファに記憶されている（Ｋ−１）ビットを出力する。 - 特許庁
  • The bits having the bit value of 1 are inverted successively into 0 from the bit in an S-1 number to the bit pattern at the maximum value next, and a mask generation in which all upper bits from the inverted bit positions are set in 1 and the lower bits in 0 is conducted.
    次に、最大値のｂｉｔパターンに対しては、Ｓ−１番目のｂｉｔから順次ｂｉｔ値が１であるｂｉｔを０に反転し、反転したｂｉｔ位置より上位のｂｉｔを全て１、下位のｂｉｔを０としたマスク生成を行う。 - 特許庁
  • The encoders 2D1, 2D2 respectively, perform predictive-coding of difference Δ(L+R) and Δ(L-R) of the sum signal (L+R) and the difference signal (L-R) of higher 16-bits among 24 bits, and also transmit lower order 8 bits as they are, via a recording medium and a communication medium.
    エンコーダ２Ｄ１、２Ｄ２はそれぞれ２４ビットの内、上位１６ビットの和信号（Ｌ＋Ｒ）、差信号（Ｌ−Ｒ）の差分Δ（Ｌ＋Ｒ）、Δ（Ｌ−Ｒ）を予測符号化するとともに、下位８ビットをそのまま記録媒体や通信媒体を介して伝送する。 - 特許庁
  • Two bits are added to a head of 30-bit ATS included in the data of the island unit to produce 32-bit PATS.
    アラインドユニットのデータに含まれる30-bit ATSの先頭に２ビットを付加して32-bit PATSを生成する。 - 特許庁
  • A row decoder 181 selects an output based on color setting data consisting of 2 bits.
    行デコーダ１８１は、２ビットの色設定データに基づいて１つの出力を選択する。 - 特許庁
  • The input bit of a prescribed bit number is divided into a plurality of input bits by a bit sectioning device A.
    所定ビット数の入力ビットをビット区分け装置Ａによって、複数に分割する。 - 特許庁
  • An ABPT 13 stores the numbers of bits in the row addresses and column addresses of respective memory modules.
    ＡＢＰＴ１３は、各メモリモジュールのロウアドレスおよびカラムアドレスのビット数を格納する。 - 特許庁
  • Thereby, influence of the mutual interference to adjacent ink ejection bits can be restrained.
    よって、隣接するインク吐出ビットへの相互干渉による影響を抑えることができる。 - 特許庁
  • The memory cell includes a first data cell (11) storing a part of bits of the data symbols.
    メモリセルは、データシンボルの一部のビットを記憶する第１データセル（１１）を含んでいる。 - 特許庁
  • In a virtual area Y, if there is an instruction to write data Ya, Yb, Yc and Yd each of 8-bits (a total of 32 bits), the corresponding data are simultaneously written in the lowest 8-bits of the respective words shown by in-bank addresses in the respective memory banks.
    仮想領域Ｙにおいて各８ビットのデータＹａ、Ｙｂ、ＹｃおよびＹｄ（計３２ビット）の書込みが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位８ビットに、それぞれ対応するデータの書込みが同時に行われる。 - 特許庁
  • Because the data except the effective bits are discarded, an externally output trace amount is reduced.
    有効ビット以外のデータは破棄されるため、外部出力されるトレース量が削減される。 - 特許庁
  • To provide a data storage device which precisely reads written data bits.
    書き込まれたデータビットを正確に読み取ることができるデータ記憶デバイスを提供する。 - 特許庁
  • Accordingly, a bit selector with a function of using upper bits in the output of the AD converter when the input signal is large while using lower bits when the input signal is weak is inserted to control the number of bits processed by the digital phaser and the adder, so that the circuit scale is reduced.
    入力信号が大きいときにはＡＤ変換器の出力の上位ビットを使用し，微弱なときには下位ビットを使用する機能を持つビット選択器を挿入し，ディジタル整相器・加算器で扱うビット数を抑えることで回路規模を抑制した。 - 特許庁
  • Thus, communication with high accuracy of the information constituted of unit data of a plurality of bits is enabled.
    これにより、精度良く複数ビットの単位データからなる情報の通信が可能となる。 - 特許庁
  • The random number is generated fast by reading a necessary number of bits of the compressed data.
    圧縮したデータの必要ビット数を読み出すことにより乱数を高速に生成する。 - 特許庁
  • To nonsignificant blocks 93, 95 and 97, the '0' bits (120, 122 and 124) are outputted.
    非有意ブロック９３，９５，９７に対しては“０”ビット（１２０，１２２，１２４）を出力する。 - 特許庁
  • For example, each bit of the bit string is stored in the low bits of one or more image pixels.
    例えば、ビットストリングの各ビットは、１以上の画像ピクセルの下位ビットに保持される。 - 特許庁
  • First, each of quantum states of quantum bits, QA_0 to QA_n-1, QB_0 to QB_n-1, QC_0, and QC_1 is defined as |a_0> to |a_n-1>, |b_0> to |b_n-1>, |0>, |0>.
    まず、量子ヒ゛ットQA_0,…,QA_n-1，QB_0,…,QB_n-1，QC_0,QC_1の各量子状態を|a_0>,…,|a_n-1>，|b_0>,…,|b_n-1>，|0>,|0>とする。 - 特許庁
  • loss of bits of outer skin by peeling or shedding or coming off in scales
    薄片がはがれる、抜け落ちる、またはとれることによる若干の外側の皮膚の喪失 - 日本語WordNet
  • An encoding unit 130 performs encoding using the parity generator matrix g to acquire parity bits.
    符号化部１３０は、パリティ生成行列ｇを用いて符号化してパリティビットを取得する。 - 特許庁
  • As the result, the communication apparatus 100 transmits systematic bits X with each eigenvector.
    この結果、通信装置１００は、各固有ベクトルにてシステマティックビットＸを送信する。 - 特許庁
  • A plurality of memory bits 24 are formed at prescribed intervals in the optical waveguide 23.
    光導波路２３内にはメモリビット２４が所定の間隔で複数形成されている。 - 特許庁
  • Mask registers 31-33 store mask bits indicating validity/invalidity of data every operand.
    マスクレジスタ３１〜３３は各オペランド毎にデータの有効／無効を示すマスクビットを格納する。 - 特許庁
  • A shifter 24 shifts the input data x by n bits, and outputs data of A.x.
    シフター２４は、入力データｘをｎビットだけシフトして、Ａ・ｘのデータを出力する。 - 特許庁
  • The N system data buses are output from the memory controller and have a width of M/N bits.
    Ｎ個のシステムデータバスはメモリコントローラから出力されてＭ／Ｎビットの幅を有する。 - 特許庁
  • Managed to get a few bits of code onto the laptop before the system woke up and bit me.
    ラップトップの 少しのコードを何とか手に入れた システムが気がつく前に 僕は少し - 映画・海外ドラマ英語字幕翻訳辞書
＜前へ 1 2 .... 23 24 25 26 27 28 29 30 31 .... 123 124 次へ＞

例文データの著作権について