「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 40 41 42 43 44 45 46 47 48 .... 123 124 次へ＞- In a high density sound mode, the source apparatus generates HDMI data, including video data in the higher-order 8 bits of a video data area and sound data in the lower-order 8 bits of the video data area and transmits the HDMI data to the receiving apparatus.
高密度音声モードにおいて、ソース機器は、映像データ領域の上位８ビットに映像データを含み、映像データ領域の下位８ビットに音声データを含むＨＤＭＩデータを生成し、受信機器に送信する。 - 特許庁 - The number of defective bits being relievable is reduced, but the number of defective bits found after packaging is very few, therefore, since banks in which defect is not found are almost all, practical obstacle is hardly caused.
救済可能な不良ビット数については少なくなるが、パッケージング後に発見される不良ビットの数は非常に少なく、このため、不良が発見されないバンクがほとんどであることから、実用上の障害となることはほとんどない。 - 特許庁 - On choosing the mission, a ratio of the number of bits of the set flag to the number of total bits of the flag is required as a degree of the whole game progression, and the degree of the game progression divided according to the contents is required depending on the distribution of the positions of the flag.
ミッションの選択時には、フラグ全体のビット数に対するセットされたフラグのビット数の割合が全体のゲーム進行度として求められ、さらにフラグの位置の分布に応じて内容別のゲームの進行度が求められる。 - 特許庁 - The access section 22 accesses a lookup table corresponding to the kind of the image expressed in the RGB signal and reads a value of the table corresponding to the high-order bits of each coordinate component on the basis of number of the high-order bits selected by the bit number selection section 21.
そしてＲＧＢ信号の画像の種類に応じたルックアップテーブルにアクセスを行い、ビット数選択部２１によって選択された上位ビットの数に基づいて、各座標成分の上位ビットに対応するテーブル値を読み出す。 - 特許庁 - The code word 11 for goniometry comprises 24 bits in all by successively inserting one bit successively taken out of the head of a code word 22 for detecting an 8-bit block in the code word 18 for angle data two bits apart.
測角用符号語１１は、さらに、８ビットのブロック検出用符号語２２の先頭からの順次取り出した１ビットを角度情報用符号語１８の２ビットおきに順次挿入して、全部で２４ビットからなっている。 - 特許庁 - An SDTV signal having eight bits per pixel is converted into a sample grade of an HDTV signal by using a frame buffer 3 and the SDTV signal of eight bits is converted into a data string of a 2-bit series by an 8-bit/2- bit conversion part 5.
フレームバッファ３を用いて、１画素当たり８ビットのＳＤＴＶ信号を、ＨＤＴＶ信号のサンプリングレートに変換し、８ビット／２ビット変換部５により、８ビットのＳＤＴＶ信号を２ビット系列のデータ列に変換する。 - 特許庁 - For example, in the case of 64 QAM, the symmetry properties of constellation are utilized, and the size of a demapping circuit is reduced even if soft judgement for expressing the accuracy of each bit of six bits corresponding to 64 points by three bits is performed.
たとえば、６４ＱＡＭの場合、６４点に対応する６ビットの各ビットの正確さを３ビットであらわす軟判定を行なう場合でも、コンスタレーションの対称性を利用して、デマッピング回路の規模を縮小することができる。 - 特許庁 - The second conversion section 20 compares the dense reference voltages Vrf outputted at the interval of nLSB in the lower-order bits with an input analog signal Vin to produce data with the precision of 1LSB in the lower-order bits by carrying out data interpolation.
第２変換部２０は、下位ビットのｎＬＳＢ刻みで出力される密な基準電圧Ｖｒｆと入力アナログ信号Ｖｉｎを比較し、データ補間を行うことによって下位ビットの１ＬＳＢの精度を有するデータを生成する。 - 特許庁 - A shift saturation unit 16 reads out the operation result stored in the word form from the P register 15 and shits it by an arbitrary number of bits and performs saturation processing by an arbitrary number of bits and stores the result in a Y register 17 as sub-words.
シフト飽和ユニット１６は、ワード形式で格納された演算結果をＰレジスタ１５から読み出し、任意のビット数シフト演算をした後任意のビット数で飽和処理をして、その結果をサーブワードとしてＹレジスタ１７に格納する。 - 特許庁 - To reduce a redundant part of the numbers of bits in storage elements and computing units that is produced in conventional behavioral synthesis, without designating the number of bits for every operation, and to design an optimal logic circuit.
演算ごとにビット数を逐一指定しなくても従来の動作合成で発生していた記憶素子や演算器のビット数の冗長な部分を削減することができると共に、最適な論理回路を設計し得るようにする。 - 特許庁 - Signal light SL is modulated by a spatial modulation device 108 using a modulation technique, where two elements×two elements are the minimum encoding unit, and of the encoding unit, at least three elements are dark bits, and the remaining elements are bright bits.
信号光ＳＬは、空間変調素子１０８により、２要素×２要素を最小の符号化単位とし、符号化単位のうち、少なくとも３要素を暗ビット、残りの要素を明ビットとする変調方式によって変調されている。 - 特許庁 - The error correction codes 12c, 12d of divided bits of information 12a, 12b are recorded in other link areas 2c, 2d different from link areas 2a, 2b in which the divided bits of information 12a, 12b of storage target information 11 are recorded.
保存対象情報１１の分割情報１２ａ，１２ｂを記録しているリンキング領域２ａ，２ｂと異なる他のリンキング領域２ｃ，２ｄに、その分割情報１２ａ，１２ｂの誤り訂正符号１２ｃ，１２ｄを記録する。 - 特許庁 - To provide a nonlinear optical loop mirror which operates for optical pulse of a short time width and has a multi-period sine wave characteristic, particularly four-period sine wave characteristic, and to provide an optical A/D converter of at least three bits, particularly four bits.
時間幅の短い光パルスに対して動作し、多周期正弦波特性、特に四周期の正弦波特性を有する非線形光ループミラー、及び３ビット以上、特に４ビットの光Ａ／Ｄ変換器を提供する。 - 特許庁 - A coding system has a prediction processing section 3, which approximates a plurality of coding range specified values calculated by a code range processing section 2 by discarding bits below intermediate bits of the plurality of coding range specifying values for a current object to be processed.
符号化システムは予測処理部３を有し、この予測処理部３は、今回の処理対象に関して、符号範囲処理部２が算出した複数の符号範囲特定値の中間ビット以下のビットを切り捨てることで近似している。 - 特許庁 - The repeating apparatus is equipped with: a latch section for temporarily storing the converted parallel data; a judgement section for comparing the received data with following data to be next received and judging whether bits are inverted; and an inversion section for inverting bits of the converted serial data.
変換されたパラレルデータを一時記憶するラッチ部と、受信したデータを次に受信する後続のデータと比較してビット反転するか否かを判断する判断部と、変換されたシリアルデータをビット反転する反転部とを備える。 - 特許庁 - When bit resolution of 24 bits at the beginning is changed into 16 bits during recording audio data encoded by a linear PCM, 8-bit data representing silence is attached to a low-order side of the changed audio data and recording is continued.
リニアＰＣＭにより符号化されたオーディオデータの記録中に、当初２４ビットのビット解像度が１６ビットに変更された場合、変更後のオーディオデータの下位側に、無音を表す８ビットのデータが付加されて記録が続行される。 - 特許庁 - Then, the linear adder arrays (146, 147, 148) add the first sum and the second sum so that expression in the carry preservation system of product bits (that is, the bits of a product to be generated by multiplying the first operand by the second operand) can be generated.
次いでリニア加算器アレイ(146,147,148)が、これら第１の和と第２の和とを加算して、積ビット（即ち、第１のオペランドに第２のオペランドを乗算することにより生成される積のビット）の桁上げ保存式の表現が生成される。 - 特許庁 - As a result, it is possible to change over and set the data width of the data input and the data output having (a) bits to B times with a piece of a data storage circuit and thus it is not necessary to provide B pieces of data storage circuit having data widths of (a) bits in parallel in the data processor.
このため、一個のデータ記憶回路でａビットのデータ入力やデータ出力のデータ幅をＢ倍まで切換設定することができ、ａビットのデータ幅のＢ個のデータ記憶回路を並列に設ける必要がない。 - 特許庁 - Receiving an RGB signal, a bit number selection section 21 of a color conversion processing section 15 selects high-order bits (N00-N22) depending on the kind of an image such as a character, a dot and a photo from 8 bits denoting each coordinate component.
色変換処理部１５において、ＲＧＢ信号が入力されると、ビット数選択部２１によって各座標成分を表す８ビットから、文字・網点・写真などの画像の種類に応じた上位ビット（Ｎ_00〜Ｎ_22）を選択する。 - 特許庁 - Then the plurality of bits which are thus recorded and constituting the 2nd digital information are read out a plurality of times in each unit section of the synchronizing signal at the time of play back and the pieces of information of the bits thus read are integrated.
そして、このように記録した第２のデジタル情報を構成する複数のビットを、再生時において、同期信号の単位区間ごとに複数回読み取り、さらにこのように読み取った上記ビットの情報を積分する。 - 特許庁 - A color conversion table access section 22 is provided with lookup tables by each kind of images storing table values representing coordinate components expressed in the high-order bits only for combination of the coordinate components expressed in the high-order bits.
色変換テーブルアクセス部２２は、上記上位ビットで表される座標成分の組み合わせについてのみ、対応するＣＭＹ信号の座標成分を表すテーブル値が格納されたルックアップテーブルを、画像の種類ごとに備えている。 - 特許庁 - To correct bit errors generated in communication data in a communication path, by error correcting codes capable of correcting incorrect bits equal in number to that of the incorrect bits, in a communications system in which modulation processing of performing differential coding is adopted.
差動符号化を行う変調処理を採用する通信システムにおいて、通信経路で生じた通信データのビット誤りを、誤りビット数と同数の誤りビットの訂正が可能な誤り訂正符号によって訂正すること。 - 特許庁 - The output circuit includes a feedback, and several taps within the (n) stages, to scramble logic values within the sequence of (n) bits outputted from the shift registers, thus effectively preventing in most instances the sequence of bits from exceeding (n) number of the same logic value.
出力回路は、フィードバックと、ｎ個のステージ内のいくつかのタップを含み、シフト・レジスタから出力されたｎビットのシーケンス内の論理値にスクランブルをかけて、ビット・シーケンスがｎ個の同一論理値を超えるのを有効に防止する。 - 特許庁 - Provided is a data verification method for verifying a plurality of bits of data respectively written in at least one memory cell.
少なくとも１つのメモリセルに各々書込まれたデータの複数個のビットを検証するデータ検証方法である。 - 特許庁 - The bit string of 32 bits, outputted from the antialiasing circuit 250, is written in the VRAM by one-time memory access.
アンチエイリアス回路２５０から出力された３２ビットのビット列は、１回のメモリアクセスでＶＲＡＭに書き込まれる。 - 特許庁 - To provide a high-speed counter circuit which produces digital counts, with a plurality of bits to control the timing of operations in a memory device.
メモリデバイスでの動作タイミングを制御するための複数のビットを伴うデジタルカウントを生成する、高速計数回路 - 特許庁 - Remaining lower rank bits of the pixel data are used to generate a halftone pattern overlapped on a selected gray scale.
前記ピクセルデータの残りの下位ビットは、選択されたグレイスケールに重ねられる中間調パターンの生成に使用する。 - 特許庁 - Thereby the sub-data are recorded to be embedded for the connection bits regardless of the data inherently.
これにより、本来はデータとは無関係の結合ビットに対して副データを埋め込むようにして記録することが可能となる。 - 特許庁 - Memories 4a-4m are connected to the same number of address bus signal lines as the number of bits of a network address.
アドレスバス２ａａは、接続先ノードを一意に特定するノードアドレスを構成するビットに対応した信号線を有する。 - 特許庁 - A transmitter encodes data so that 0 or 1 is continued for two bits or more within a predetermined data length range.
送信装置は、所定のデータ長の範囲内に必ず２ビット以上０又は１が連続するようにデータを符号化する。 - 特許庁 - The floating-point operator is configured to perform floating-point operation using only the subset of bits.
浮動小数点演算子はビットのサブセットのみを使用して浮動小数点演算を実行するように構成される。 - 特許庁 - In the method for reading and writing data to a plurality of layers of a storage medium, a data stream U having a series of data bits is received and stored to a multi-layer rotating storage medium.
一連のデータ・ビットを有するデータ・ストリームＵを受け取り、多層の回転する記憶媒体に記録する。 - 特許庁 - Here, (r) is a received signal, (h) is a vector representing the channel, and B is a matrix including transmission bits as components.
ｒは受信信号、ｈはチャネルをそれぞれ表すベクトルであり、Ｂは伝送ビットを成分とする行列である。 - 特許庁 - To provide a means for properly switching the number of bits of digital data according to circumstances.
状況に応じてディジタルデータのビット数の切り替えを適切に行うことができる手段を提供することを目的とする。 - 特許庁 - The randomized input data RA is separated into 8-bit data parts sequentially from higher-order bits to produce ra0, ra1, ra2, and ra3.
ランダム化入力データＲＡは、上位から８ビットずつ分割されて、ｒａ０、ｒａ１、ｒａ２、ｒａ３とされる。 - 特許庁 - The memory controller multiplexes the access signals comprising a plurality of bits as a light signal, and outputs the multiplexed light signal.
メモリコントローラは、複数ビットからなるアクセス信号を光信号として多重化し、多重化した光信号を出力する。 - 特許庁 - To provide a nonvolatile semiconductor storage device for storing information for plural bits, using a simple cell structure.
簡単なセル構造で複数ビット分の情報を記憶することができる不揮発性半導体記憶装置を提供する。 - 特許庁 - Upper rank bits of pixel data of an electronic document are used to select gray scale levels usable in an image output device.
電子ドキュメントのピクセルデータの上位ビットを、画像出力装置で利用可能なグレイスケールレベルの選択に使用する。 - 特許庁 - The adjustment following the correction of the least significant bits is carried out in accordance with comparisons of cell's threshold voltages to fractional reference voltages.
セルの閾値電圧と分数基準電圧との比較にしたがって最低の有意ビットの修正調整を実行する。 - 特許庁 - To efficiently transmit, on an uplink, a plurality of control information items each having different required quality and the number of bits.
所要品質及びビット数がそれぞれ異なる複数の制御情報を上りリンクで効率的に伝送すること。 - 特許庁 - To detect efficiently defective bits caused by the coupling noise of adjacent bit lines by a sense amplifier in a memory test.
メモリテストにおいて、センスアンプ増幅による隣接ビット線のカップリングノイズにより不良ビットを効率よく検出する。 - 特許庁 - Error bits are detected by comparing an erroneous ED 302 and corresponding corrected DF 303 every bit.
誤ったビットは、誤ったＤＦ３０２及び対応する訂正されたＤＦ３０３をビット毎に比較して検知される。 - 特許庁 - To prevent enlargement of the size of image data if one dot data exceed 8 bits in printer system.
プリンタシステムにおいて１ドットデータが８ビットを超える場合であっても、画像データのサイズが大きくならないようにする。 - 特許庁 - In the high speed mode, the pre-fetched data bits are transferred in parallel to four parallel-to-serial converters 150a.
高速モードにおいて、上記プリフェッチされたデータビットは４つのパラレル−シリアルコンバータ１５０ａに並列伝送される。 - 特許庁 - A second output bit determination part 102 determines an output signal of (m-x) bits according to the input signal.
第２の出力ビット決定部１０２は、入力信号に応じて、（ｍ−ｘ）ビットの出力信号を決定する。 - 特許庁 - The third encoding unit C116 encodes the bits with constraint length different from constraint length used in the second encoding unit C115.
第３の符号化部Ｃ１１６は、第２の符号部Ｃ１１５での拘束長とは異なる拘束長で、ビットを符号化する。 - 特許庁 - The substrate 205 can be a leaky coaxial cable 200 with slits or not, corresponding to the bits.
その基材２０５は、ビットに対応して、スリットがあるか、又はスリットがない漏洩同軸ケーブル２００とすることができる。 - 特許庁 - To reduce musical noise even if a signal becomes deficient after decoding because of the lack of number of necessary bits.
必要なビット数が足りず、復号後に信号の欠損が生じてしまう場合であっても、ミュージカルノイズを軽減する。 - 特許庁 - After the scaling calculation, in matching with the output bits, an n-bit output circuit returns it to the n-bit to output to a printer.
変倍計算後出力ビット数に合わせて、ｎビット出力回路で再びｎビットにしプリンタに出力する。 - 特許庁 - To provide a network unit that can increase the number of devices that can be connected to the Internet without increasing the number of bits of each address used on the Internet.
インターネット上で利用されるアドレスのビット数を増やさずに、インターネットに接続しうる機器の数を増やす。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
