「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 37 38 39 40 41 42 43 44 45 .... 123 124 次へ＞
  • The host flags are four general-purpose bits that can be read by both the hosting computer and the DSP56001.
    ホストフラグは、一般的な目的で使うことのできるビットで、ホストコンピュータと DSP56001 の両方から読むことができる。 - JM
  • is the bitwise OR of all bits corresponding to supported exceptions.
    マクロは、サポートされている例外に対応するビットが全てセットされている(サポートされている例外全ての論理和である)。 - JM
  • These functions return the position of the first bit set, or 0 if no bits are set in i .
    これらの関数は、最初にセットされているビットの位置を返し、iのどのビットもセットされていなければ 0 を返す。 - JM
  • the system call ignores everything but the least significant 9 bits of msgflg and creates a new message queue (on success).
    システムコールはmsgflgの下位 9 ビット以外の全てを無視して(成功した場合は) 新しいメッセージ・キューを作成する。 - JM
  • When read, the /dev/random device will only return random bytes within the estimated number of bits of noise in the entropy pool.
    読み込みが行われると、/dev/randomデバイスはエントロピー・プールのノイズビットの数の推定値のうち、ランダムバイトのみを返す。 - JM
  • Run-length processing of the MSB side bit unit is performed only when all of the MSB side bits in one byte coincide.
    ＭＳＢ側ビット単位のランレングス処理は、１バイト内の全てのＭＳＢ側ビットが一致する場合のみ行う。 - 特許庁
  • To provide a nonvolatile semiconductor storage device which is high in scalability and rewritten in the unit of bits or bytes.
    スケーラビリティが高く、ビットまたはバイト単位の書き換えが可能な不揮発性半導体記憶装置を提供する。 - 特許庁
  • To provide an analog/digital converter for realizing the high number of significant bits by suppressing standing waves to be generated on a path of an analog input signal.
    アナログ入力信号の経路に発生する定在波を抑圧し、高い有効ビット数を実現する。 - 特許庁
  • The decoder 1 decodes the high-order four bits and makes one of FET F0-F15 conductive based on the decoding result.
    デコーダ１は上位４ビットをデコードしデコード結果に基づいてＦＥＴ・Ｆ０〜Ｆ１５のいずれかをオンとする。 - 特許庁
  • The analog/digital converter obtains an output Vout having gradation of (m+n) bits, without conversion errors due to the variations in the operating environment.
    （ｍ＋ｎ）ビットの階調と、使用環境の変動による変換誤差のない出力Ｖｏｕｔを得る。 - 特許庁
  • One multiplying remainder circuit 3 which conducts multiplication in accordance with the number of bits of power indexes B1 and B2 is commonly provided.
    べき指数Ｂ1，Ｂ2のビットに応じて乗算を行なう乗算剰余回路３を、共通に１つ設ける。 - 特許庁
  • Then, extracted partial image data for 64 bits are stored in a synchronous-type DRAM 16 as storage data.
    そして、抽出された６４ビット分の部分画像データは、記憶データとして同期型ＤＲＡＭ１６に記憶される。 - 特許庁
  • In a step S702, each of bits forming the data of the maximum value is searched from its high order (from MSB).
    そしてステップＳ７０２において、この最大値のデータを構成する各ビットを上位から（ＭＳＢから）調べる。 - 特許庁
  • To provide a medium which is formed with patterns on a recording layer for high-density recording and can record micro-recording bits.
    高密度記録用の、記録層にパターンが施され微小記録ビットが記録できる媒体を提供すること。 - 特許庁
  • Consequently, the data 120 of a plurality of bits can be transmitted and received within one cycle of the synchronizing clock 121.
    これにより、同期クロック１２１の１周期の間に複数ビットのデータ１２０の送受信が可能となる。 - 特許庁
  • A location unit 120 sets input bits in columns of the zero matrix, while setting "0" in columns other than those of the zero matrix.
    配置部１２０は、ゼロ行列の列に入力ビットを配置し、ゼロ行列以外の列に“０”を配置する。 - 特許庁
  • However, by setting the "on" bits for all the ports, the application retains standard USB functionality.
    ただし、すべてのポートに関して「オン」のビットを設定することにより、本発明は、標準のＵＳＢ機能を保つ。 - 特許庁
  • A rounding error D is calculated by using a value -T2=D=-1 resulting from adding '00' to the low-order 2-bits of the value Y2'.
    Ｙ２’の下位２ビットに００を付加した値−Ｔ２＝Ｄ＝−１によって丸め誤差Ｄが演算される。 - 特許庁
  • The multi-valued modulator 105 performs multi-valued modulating operation with use of the upper and lower bits exchanged during each transmission.
    多値変調部１０５では、再送毎に入れ替えられた上位ビットと下位ビットを用いて多値変調を行なう。 - 特許庁
  • A toggle rate detecting means 2 detects the toggle rates of low n bits of the image signal, and finds a cumulative sum.
    また、トグル率検出手段２では、映像信号の下位ｎビットのトグル率を検出し、累積和を求める。 - 特許庁
  • To provide an encoder and a decoder capable of efficiently encoding/ decoding position information of a leaf or a node in spite of a small number of bits.
    少ないビット数で効率良く葉または節の位置情報を符号化／復号することを可能とする。 - 特許庁
  • When there is no error in the error correction decoding result, information bits are output, and the reception processing is ended.
    誤り訂正復号結果に誤りがなければ、情報ビットを出力して受信処理を終了する。 - 特許庁
  • To achieve high-speed computation even when using a plurality of adders for adding two values of two bits or more.
    ２ビット以上の２つの値を加算する複数の加算器を用いる場合であっても高速に演算すること。 - 特許庁
  • The matched multi-bit word is read out from a storage device and represents the stored bits in the single non-volatile memory cell.
    一致したマルチビットワードは、記憶装置から読み出され、１つの非揮発性メモリセルに格納されたビットを表す。 - 特許庁
  • As the compressed code, a differentially encoded code is used and is transmitted as the code of 2 bits, for instance.
    圧縮符号としては、差分符号化された符号が使用され、例えば、２ビットの符号として、送信される。 - 特許庁
  • Moreover, a threshold value for a switching position of the number of quantization bits is revised and set in the variable length ADRC.
    さらに、可変長ＡＤＲＣにおいて、量子化ビット数の切り換え位置となる閾値を変更して設定する。 - 特許庁
  • A binarization circuit 54 applies binarization processing to the plurality of sign bits to generate a sign data array.
    二値化回路５４は、複数の符号ビットに対して二値化処理を適用し、これによって符号データ列を生成する。 - 特許庁
  • A wait time for maintaining the wait state is written in bits which excludes the MSB of the register 3 by the CPU 1.
    レジスタ３のＭＳＢを除くビットには、ＣＰＵ１によってウエイト状態を保持するウエイト時間が書き込まれる。 - 特許庁
  • A test PCM signal generator 105 generates a test PCM signal whose code bits changes periodically.
    試験ＰＣＭ信号発生器１０５は、周期的に符号ビットが変化する試験ＰＣＭ信号を発生させる。 - 特許庁
  • Furthermore, a threshold as the switching position of the number of quantization bits is changed and set in the variable-length ADRC.
    さらに、可変長ＡＤＲＣにおいて、量子化ビット数の切り換え位置となる閾値を変更して設定する。 - 特許庁
  • Undetermined bits is determined as H when a neighboring bit is L, or L when a neighboring bit is H.
    決定していないビットは、隣接したビットが「Ｈ」であるときには「Ｌ」、「Ｌ」であるときには「Ｈ」と決定する。 - 特許庁
  • To provide a calculation method for decreasing number of input bits while suppressing performance deterioration in a Viterbi decoder.
    ビタビ復号器の性能劣化を抑制しつつ入力ビット数を削減する計算手法を提供すること。 - 特許庁
  • This device has a burst mode for serially reading data of a plurality of bits in fixed order in synchronization with both edges of a clock.
    複数ビットのデータをクロックの両エッジに同期して固定順序でシリアルに読み出すバーストモードを有する。 - 特許庁
  • All the data of 8 bits expressed with a VCrCb color space are inputted to the interpolation coefficient calculating part 225.
    補間係数算出部２２５には、ＶＣｒＣｂ色空間で表わされた８ビットのデータ全てが入力される。 - 特許庁
  • On decoding, the reference bits are used as known information about likelihood to decode the coded data.
    復号化の際には、参照ビットが、尤度に関する既知の情報として用いられて、符号化データが復号化される。 - 特許庁
  • A frame counter 20 outputs a frame count signal after counting a clock signal by the number of bits of one frame.
    フレームカウンタ２０は、クロック信号を１フレームのビット数分カウントしたときフレームカウント信号を出力する。 - 特許庁
  • Information on a position of the option tray 20 corresponding to the value of two bits is stored in a position of option storage part 24.
    オプション位置記憶部２４には、２ビットの値に対応したオプショントレイ２０の位置の情報が記憶されている。 - 特許庁
  • The ADSL interface part 14 has a function for adjusting the number of bits of each tone of the ADSL line 4.
    ＡＤＳＬインターフェース部１４は、ＡＤＳＬ回線４の各トーンのビット数を調整する機能を有する。 - 特許庁
  • Delay time adjustment elements 121 are provided in the middle of output routes of bits comprising data.
    遅延時間調整素子１２１は、データを構成する各ビットの出力経路途中にそれぞれ設けられている。 - 特許庁
  • A low-order bit order setting part 20 sets the order of low-order bits to be supplied to multiplication circuits 12-14.
    下位ビット順序設定部２０は、乗算回路１２〜１４に供給する下位ビットの順序を設定する。 - 特許庁
  • Near-field light effuses from the plasmon probe 26 into a very small area to heat the recording bits of the magnetic disk 1.
    プラズモンプローブ２６から近接場光が微小領域に滲み出し、磁気ディスク１の記録ビットを加熱する。 - 特許庁
  • To cope with the increase of multiple bits by suppressing the scale of a circuit in a display device in which a D/A converter is incorporated.
    ＤＡ変換器を内蔵した表示装置において、回路規模を抑制して、多ビット化に対応する。 - 特許庁
  • A fixed value with LSB being 1 is set in lower-order p bits of a register inside a scramble key buffer 61.
    スクランブル鍵バッファ６１の内部のレジスタの下位のｐビットには、LSBを１とする固定値が設定されている。 - 特許庁
  • A distance between bits 2, 3, 4 is changeable, and a guide 6 for changing the direction of the terminal screw is provided.
    ビット２、３、４間の距離が変更可能であると共に、端子ねじの向きを変えるガイド６が設けられること。 - 特許庁
  • A second conversion section 20 compares the dense reference voltages with the input analog signal to produce data in lower-order bits.
    第２変換部２０は、密な基準電圧と入力アナログ信号を比較し、下位ビットのデータを生成する。 - 特許庁
  • any storage medium in which different patterns of magnetization are used to represent stored bits or bytes of information
    磁化の異なるパターンが情報の格納されたビットまたはバイトを示すために用いられる記憶媒体のいずれか - 日本語WordNet
  • usually cooked in a skillet over an open fire: especially cornbread with ham bits and sometimes Irish soda bread
    通常火でフライパンを熱して作ったもの：特にハム少々を入れたトウモロコシパンや時にアイリッシュソーダブレッドをいう - 日本語WordNet
  • The mobile station measures the power level of the adjusted power control bits to measure the quality of the forward link.
    移動局は調節された電力制御ビットの電力レベルを測定し、フォワードリンクの品質を測定する。 - 特許庁
  • The CPE router 207 expands the notified prefix into a network address in 64 bits to distribute the network address to the PC 208.
    ＣＰＥルータ２０７は、通知されたプレフィックスを６４ビットのネットワークアドレスに展開してＰＣ２０８に配布する。 - 特許庁
  • Therefore, the predetermined character group is represented by the first character code constituted of eight bits less than two bytes.
    従って、所定の文字群は、２バイト数よりも小さな８ビット数からなる第１の文字コードで表される。 - 特許庁
＜前へ 1 2 .... 37 38 39 40 41 42 43 44 45 .... 123 124 次へ＞

例文データの著作権について