「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 34 35 36 37 38 39 40 41 42 .... 123 124 次へ＞- According to the interleaving method, transmitted data bits are recorded in an interleaving memory; and the stored data bits are read based on a predetermined sequence to perform symbol interleaving, tone interleaving and cyclic shift simultaneously.
このため、本発明は伝達されたデータビットをインタリービングメモリに記録し、記録されたデータビットをシンボルインタリービング、トーンインタリービング、巡回シフト（ｃｙｃｌｉｃ ｓｈｉｆｔ）を同時に行うために一定の順に応じて読み出す。 - 特許庁 - A memory control section 3 extracts the traffic parameter from the higher-order management memory 4 and the lower-order management memory 5 to connect the higher-order bits and the lower-order bits, on the basis of connection information from a user parameter control(UPC)/shaper processing section 2.
メモリ制御部３は、ＵＰＣ／シェイパー処理部２からのコネクション情報に基づいて、上位管理メモリ４と下位管理メモリ５とからトラヒックパラメータを引き出し、上位ビットと下位ビットとを結合する。 - 特許庁 - A base parity check matrix G of dimension m_B×n_B may be used to encode a packet of up to k_B=n_B-m_B information bits to obtain a coded packet or a codeword of n_B code bits.
ディメンションｍ_Ｂ×ｎ_Ｂの基本パリティチェック行列Ｇは、ｎ_Ｂ個のコードビットの符号化されたパケット又はコードワードを得るために、ｋ_Ｂ＝ｎ_Ｂ−ｍ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁 - Writing of all bits "0" or all bits "1" is performed in the first initialization and the content is changed or not changed for the memory cells 11 to 14 in the second initialization so that two kinds of initialization data can be set.
第１初期化時に全ビット“０”又は全ビット“１”を書込み、第２初期化時にメモリセル１１〜１４に対してその内容を変更させあるいは変更させないことにより、２種類の初期データをセット可能とした。 - 特許庁 - To provide a semiconductor memory which can be operated at a high speed, while in which output can be performed with several kinds of the number of bits, operation speed can be increased by decreasing the number of output bits.
高速に動作させることができるとともに、数種類のビット数で出力できるようにし、出力ビット数を少なくすることにより動作速度を上げることができる半導体記憶装置を提供する。 - 特許庁 - A plurality of print data in N bits are selected based on a select signal for print data in M bits sent from an image processing part and are looked-ahead and held in a plurality of holding circuits, where N is smaller than M.
画像処理部から送信されたＭビット単位の印字データからセレクト信号に基づいて、Ｍより小さいＮビット単位の印字データが複数選択され、それらは、複数の保持回路に先読みされて保持される。 - 特許庁 - The composite circuit 32 identifies data corresponding to the lower-order bits among output signals Sf1 to Sf20 on the basis of a selection signal Vsel to compose the data with output signals Sc1' to Sc31' representing the higher-order bits.
合成回路３２は、出力信号Ｓｆ１〜Ｓｆ２０のうち、下位ビットに対応するデータを選択信号Ｖｓｅｌによって識別して、上位ビットを表す出力信号Ｓｃ１’〜Ｓｃ３１’と合成する。 - 特許庁 - A transmitting device stores a DSD signal for 16 bits each time in a sub frame that corresponds to IEC61937 and in channel status information formed from C bits, Additional format information is set to "001", to indicate the DSD signal.
送信装置は、ＩＥＣ６１９３７に対応するサブフレームに対して、ＤＳＤ信号を１６ビットずつ格納し、Ｃビットにより形成されるチャンネルステイタス情報においては、Additional format informationを“001”としてDSD信号であることを示す。 - 特許庁 - An excavating head includes a rotary casing 2 having excavating bits 1 on the lower end and rotating around the vertical axis, and a plurality of rotary bodies 4 arranged in the rotary casing 2 and provided with crushing bits 3 on the outer periphery.
下端に掘削ビット１を有する縦方向の軸線回りに回転する回転ケーシング２と、該回転ケーシング２内に配置された外周に破砕ビット３を備えた複数の回転体４とを備えている。 - 特許庁 - An adder 125-1 comprises n addition sections 140_0 to 140_n-1 for carrying out the addition of respective bits of n bits, and the n addition sections 140_0 to 140_n-1 are aligned with the pitch of the column in the memory region 126-1.
加算器１２５_-1はｎビットのそれぞれのビットの加算を行うためのｎ個の加算部１４０_0〜１４０_n-1からなり、これらｎ個の加算部１４０_0〜１４０_n-1はメモリ領域１２６_-1のカラムのピッチに揃えて配されている。 - 特許庁 - An antialias circuit 250 is provided with bit counters 251 of 16 above the number obtained, by dividing the number of bits that is a writing unit of data in a VRAM (video random access memory) by the number of bits per pixel in output image data.
アンチエイリアス回路２５０には、ＶＲＡＭにおけるデータの書き込み単位となるビット数を、出力画像データにおける１画素あたりのビット数で除した数以上の１６個のビットカウンタ２５１が設けられている。 - 特許庁 - By irradiating the quantum bits Q_1 and Q_4 with a microwave pulse having the sum frequency ω_Q1+ω_Q4 or the difference frequency |ω_Q1-ω_Q4|, the quantum entanglement state of the quantum bits Q_1 and Q_4 can be created.
この状態で、量子ビットＱ_1，Ｑ_4に和周波数ω_Q1＋ω_Q4または差周波数｜ω_Q1−ω_Q4｜のマイクロ波パルスを照射することによって、量子ビットＱ_1と量子ビットＱ_4の量子もつれ状態を作ることができる。 - 特許庁 - When control bits held in a reset control register are (0, 1), a resetting operation is performed only in a first reset line R1, and when the control bits are (1, 0), a resetting operation is performed only in a second reset line R2.
リセット制御レジスタ１６に保持されている制御ビットが（０、１）である場合に、第１リセットラインＲ１でのみリセット動作を行い、（１、０）である場合に、第２リセットラインＲ２でのみリセット動作を行う。 - 特許庁 - When binary data can not be inserted due to the lack of the number of bits at the end of each block, dummy data that are '0' are added to that portion equivalent to the number of bits required so as to constitute a 64 bit block as a whole.
各ブロックの終わりの部分でビット数が足りなくて、２値データを挿入できない場合には、その部分に”０”であるダミーデータを必要なビット数分だけ追加して、全体として６４ビットのブロックを構成する。 - 特許庁 - The number M of bits of the converter 13 and the number N of bits of the memory 15 are in relation of M>N and the image processing unit 14 performs correction of the output signal from the converter 13 based on the calibration data and generates image data.
コンバータ１３のビット数Ｍとメモリ１５のビット数ＮとがＭ＞Ｎの関係にあり、画像処理器１４はコンバータ１３からの出力信号をキャリブレーションデータに基づいて補正を行い、画像データを生成する。 - 特許庁 - An encoding method and circuit satisfy the requirements on the original data having a limited amount of bits when they are disposed two dimensionally, and generates channel data having the limited amount of bits to store on a limited area.
符号化回路およびその回路は、有限ビット数の原データに対して、２次元的に配置した場合に所定の制約を満たす、記憶媒体の有限領域に記憶されるべき有限ビット数のチャネルデータを生成する。 - 特許庁 - A selecting circuit 15 selects either one of signals with K bits outputted from the shift register 11 with N bits and a signal outputted from the buffer 14, fetches it therein, and outputs it to the buffer 14.
選択回路１５は、Ｎビットのシフトレジスタ１１から出力されるＫビットの信号及びバッファ１４から出力される信号のうちいずれか一方を選択して取り込んでバッファ１４に出力する。 - 特許庁 - Execution of an instruction may complete without moving the first range of the result relative to the bits of identical value in the corresponding positions of the source operand, regardless of the location of the first range of bits in the result (103).
命令の実行は、結果における第１範囲のビットの位置に関わらず、ソースオペランドの対応する位置にある同じ値のビットに対して結果における第１範囲を移動させることなく、完了してよい（１０３）。 - 特許庁 - A CPU 101 extracts private bits distributed in this MP3 frame column, and each time one music number is formed of the extracted bits, the CPU writes the music number to a music number buffer 1042.
ＣＰＵ１０１は、このＭＰ３フレーム列に分散配置されたプライベートビットを抽出し、抽出したビットにより１つの曲番号が構成される度に、その曲番号を曲番号バッファ１０４２に書き込む。 - 特許庁 - In this case, the raster data are irreversibly compressed in step S505, the previously compressed substitute bits in reciprocative manner are composed of e.g. identical bit strings about all pixels and the compression efficiency thereof is higher than that of the attribute bits before substituting.
このとき、ラスタデータはステップS505で非可逆圧縮されており、予め可逆圧縮されている置換ビットは、例えば全画素について同一のビット列からなり、置換前の属性ビットよりも圧縮効率が高い。 - 特許庁 - The method (200) also comprises a step (206) of forming on the storage media a plurality of marks each of which indicates each of the plurality of secondarily modulated bits, and a plurality of bits including the bit state of 0 of the modulated bit stream.
方法（２００）はさらに、複数の二次変調ビット、及び変調ビットストリームの０のビット状態を含む複数のビットの各々を示す複数のマークを記憶媒体に形成するステップ（２０６）を含んでいる。 - 特許庁 - A data processing system concerning one embodiment is configured to connect a host 100 which deals with external data of 8 bits or more to one or more clients 600 by using internal data of 8 bit units and an internal address of 8 bits.
一実施の形態に係るデータ処理システムは、８ビット以上の外部データを扱うホスト１００を、８ビット単位の内部データおよび８ビットの内部アドレスを用いて１以上のクライアント６００につなぐ構成を持つ。 - 特許庁 - Here, when the number of bits of the generated frame is less than the desired number X of bits, a difference encoder outputs difference encoded data based upon the current bit allocation to a bit stream generation section (refer step S30d).
ここで、生成フレームのビット数が所望のビット数Ｘ以下である場合は、差分符号化器は、そのときのビット割当に基づく差分符号化データをビットストリーム生成部に出力する（ステップＳ３０ｄ参照）。 - 特許庁 - When a value ('the present value') is transmitted through the bus, bits of the present value in the position of the first set are given as an address to the monitor RAM (120) to generate bits stored in the addressed place as the output.
バスを介して値（“現在値”）が送信されると、第１セットの位置における現在値のビットがアドレスとしてモニタＲＡＭ（１２０）に与えられ、それはアドレスされた場所に格納されたビットを出力として発生する。 - 特許庁 - The ground boiled sweet potato and/or pumpkin and the bits of deep fried tempura batter are preferably formulated in the ratio of 15-70 mass parts of the bits of deep fried tempura batter to 100 mass part of the ground boiled sweet potato and/or pumpkin.
また、前記つぶしたサツマイモ及び／又はカボチャと前記天カスとが、前記つぶしたサツマイモ及び／又はカボチャ１００質量部に対して天カスが１５〜７０質量部の割合で配合されていることが好ましい。 - 特許庁 - For example, in a semiconductor device with a complementary memory, a parity bit is created with respect to positive polarity (Posi) data of (N+1) bits and a parity bit is created with respect to negative polarity (Nega) data of (N+1) bits during writing.
例えば、相補メモリを備えた半導体装置において、書き込み時に、（Ｎ＋１）ビットの正極（Ｐｏｓｉ）データに対してパリティービットを生成し、（Ｎ＋１）ビットの負極（Ｎｅｇａ）データに対してパリティービットを生成する。 - 特許庁 - Thus, the rock-bed can be drilled with the plurality of drill bits 14 arranged symmetrically centering around the shaft center of the shank rod to collect the rock-bed equivalent to the inner space of the plurality of drill bits 14.
従って、シャンクロッドの軸心を中心に対称に配置された複数の削孔ビット１４で岩盤が削孔されるので、複数の削孔ビット１４の内部空間に相当する岩塊を採取することができる。 - 特許庁 - To solve the problem that when a pack-bits processing for unpacking by each one color is applied in a system that processes pack-bits by each one block having data of a plurality of colors, an interruption is generated by each one color so that the efficiency of the system is lowered.
一色単位でアンパックするパックビッツ処理を、複数色のデータをまとめた1ブロック単位でパックビッツを処理するシステムに採用すると、一色ごとに割り込みが発生し、非常に効率が悪いシステムになる。 - 特許庁 - A transmission data inverting means 2 of the data transfer apparatus 1 inverts transmission serial data A1 when the number of bits in an L state in the transmission serial data A1 going to be transmitted is greater than a half of the number of total bits.
データ転送装置１の送信データ反転手段２は、送信しようとする送信シリアルデータＡ１のＬ状態にあるビット数が、全ビット数の半分より大きい場合、送信シリアルデータＡ１を反転する。 - 特許庁 - In an OS(operating system) to supply font data to a printer driver, control point coordinates of an outline font are managed by a source format 10 in a fixed decimal point form of an integer part with 16 bits and a decimal part with 16 bits.
プリンタドライバにフォントデータを供給するＯＳ（オペレーティングシステム）は、アウトラインフォントの制御点座標を整数部１６ビット小数部１６ビットの固定小数点形式のソースフォーマット１０で管理している。 - 特許庁 - A transmitter 10 composing the communication system 1 adds redundancy bits for error correction to a plurality of systematic bits composing packet data, carries out coding of the packet data, and furthermore, modulates and transmits the packet data as a packet signal 31.
通信システム１を構成する送信機１０は、パケットデータを、これを形成する複数の組織ビットに誤り訂正用の冗長ビットを付加して符号化すると共に変調し、パケット信号３１として送信する。 - 特許庁 - In the normal mode, a test data compression circuit 100 outputs compression data TD0123 compressed to one bit every four bits (TD0 to TD3) of test output data of a plurality of bits as data DQ0.
テストデータ圧縮回路１００は、通常モードでは、複数ビットのテスト出力データの４ビット毎（ＴＤ０〜ＴＤ３）に１ビットに圧縮した圧縮データＴＤ０１２３をデータＤＱ０として出力する。 - 特許庁 - An address decoder includes input terminals for inputting address data of a prescribed number of bits and output terminals in the number smaller than the total number obtained by decoding the whole bit patterns of the address data of the prescribed number of bits.
アドレスデコーダには所定ビット数のアドレスデータを入力する入力端子と、所定ビット数のアドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子を設ける。 - 特許庁 - The designated cache line can directly be selected by the decoded base register offset bits, whereby the need for the addition and the decoding of the base register offset bits at each access to a cache memory is negated.
復号ベースレジスタオフセットビットによって、指定されたキャッシュラインを直接選択することが可能となり、これによって、キャッシュメモリにアクセスするたびにベースレジスタオフセットビットの加算および復号を行う必要を排除する。 - 特許庁 - The MUX 58 selectively generates parallel data in 16 bits from parallel data in total 32 bits received at first and second input terminals I_1, I_2 according to the latch count.
ＭＵＸ５８は、ラッチ・カウント値に応じて、第１及び第２入力端子第１及び第２入力端子Ｉ_１及びＩ_２に入力された合計３２ビットの並列データから、選択的に１６ビットの並列データを生成する。 - 特許庁 - An operation part 34 multiplies the mean rate of the computed number of bits by considered factors, compares this with a target value of the number of bits, and selects a greater one of values and transmits it to a deriving part 35 for a quantization step.
演算部３４は、算出されたビット数の平均値に所定の係数を掛け、これと上記のビット数の目標値とを比較し、値の大きい方を選択して量子化ステップ導出部３５に送信する。 - 特許庁 - On the other hand, the values of the bits b7 to b3 read from the table 20 are added to an initial value in two middle digits by an adder 50, and a result of the summation is outputted as a frequency setting value in two middle digit 8 bits.
一方、テーブル２０から読み出されたビットｂ７〜ｂ３の値は、加算器５０によって中位２桁の初期値と加算され、加算結果が中位２桁の８ビットの周波数設定値として出力される。 - 特許庁 - A receiver 100 acquires a signal which includes a plurality of information bits and a remainder value, formed by dividing the plurality of information bits by a generating polynomial for the error detection code through a transmission route.
受信装置１００は、伝搬路を介して、複数の情報ビットと、複数の情報ビットを誤り検出符号用の生成多項式で除算して生成された剰余値とが含まれた信号を取得する。 - 特許庁 - The two bits comparators 14a, 14b compare inputted address data with area data indicating a storage region for each two bits and perform discrimination of magnitude and discrimination of coincidence, and output a signal based on the compared result.
２ビット比較器１４ａ及び１４ｂは、入力されたアドレスデータと記憶領域を示すエリアデータとを２ビットずつで比較して大小判定及び一致判定を行い、その比較結果に基づく信号を出力する。 - 特許庁 - In that case, detection of coincidence between a 1st count value and high order a bits of gradation data, and detection of coincidence between a 2nd count value, which is a value subtracted by 1 from the 1st count value, and the higher order a bits of the gradation data.
その際、第１のカウント値と階調データの上位ａビットとの一致検出と、該第１のカウント値から１だけ減算した第２のカウント値と階調データの上位ａビットとの一致検出とを行う。 - 特許庁 - Low-order 12-bits of 24-bit sample data of signals (L+C), (R+C), S1, Sr are masked and high-order 12 bits are stored in delay memories 2(L+C), 2(R+C), 2S1 and 2Sr respectively.
信号（Ｌ＋Ｃ）、（Ｒ＋Ｃ）、Ｓｌ、Ｓｒの２４ビットサンプルデータの下位１２ビットがマスクされて上位１２ビットがそれぞれ、遅延メモリ２（Ｌ＋Ｃ）、遅延メモリ２（Ｒ＋Ｃ）、遅延メモリ２Ｓｌ、遅延メモリ２Ｓｒに格納される。 - 特許庁 - To provide a ground excavating multi-drill which is not only improved in cutting power at the time of excavating a sediment layer or a bedrock layer but also extended in the life of bits, to thereby reduce miscellaneous costs and labor necessary for exchanging the bits.
土砂層または岩盤層の掘削時、切削力を向上するだけでなく、ビットの寿命を長くし、ビットの交換による付帯費用や人手を減らすことが出来る地盤掘削用マルチドリルを提供する。 - 特許庁 - Since there is a case that the number of bits of an outputted RGB exceeds restriction of 11 bits, the RGB signal is compared with a specified limit value and even when any one color exceeds the limit value, a MAX value of the RGB is detected.
出力ＲＧＢのビット数が１１ビット制限を上回る場合があるので、ＲＧＢ信号を所定のリミット値と比較し、１色でも上記制限値を超えた場合は、ＲＧＢのＭＡＸ値が検出される。 - 特許庁 - In this case, a left bit shift to the logical identifier range is executed, and a plurality of logical identifier ranges whose leading bits are the same are divided according to the difference of the leading bits in the logical identifier range.
このとき、論理識別子範囲に対する左ビットシフトを実行し、論理識別子範囲における先頭ビットの違いによって、先頭ビットが同一であるような複数の論理識別子範囲を分割する。 - 特許庁 - In an external compressing device 2, for example, a compression rate is calculated by dividing the maximum value of the absolute value of original data in a 32 bit floating point system by the maximum value of the absolute value of an integer value whose bits are smaller than 32 bits.
外部圧縮装置２で例えば３２ビット浮動小数点方式の元データの絶対値の最大値を３２ビットより小さいビットの整数値の絶対値の最大値で割って圧縮率を求める。 - 特許庁 - Further, the receivers A, B generate bits according to bits assigned in advance to the photon detectors in response to a value of θ_a+θ_b at the detection of the photons as to an event wherein the receivers A, B detect the photons at the same time.
次に、受信機Ａ、受信機Ｂは同じ時刻に光子を検出した事象について、各光子検出時のθ_ａ＋θ_ｂの値に応じて、事前に光子検出器に割り当てたビットに従ってビットを生成する。 - 特許庁 - If there is an instruction to read the data in the virtual area Y, the data Ya, Yb, Yc and Yd (a total of 32 bits) for the lowest 8-bits of the respective words shown by the in-bank addresses in the respective memory banks are read simultaneously.
仮想領域Ｙにおいてデータの読出しが指示された場合、各メモリバンクにおいて、バンク内アドレスにより示されるワードの下位８ビットのデータＹａ、Ｙｂ、ＹｃおよびＹｄ（計３２ビット）が同時に読み出される。 - 特許庁 - When a 6-bit value (input) determining brightness of a liquid crystal pixel is "001,110" (L14), the value is shifted by two bits to lower orders and substituting 1 in upper-order 2 bits to obtain an 8-bit value "11,001,110".
液晶画素の明るさを定めるための６ビットの値（入力）が“００１１１０”（Ｌ１４）である場合、これを下位方向に２ビットシフトし、上位２ビットに１を代入すると、８ビット“１１００１１１０”が得られる。 - 特許庁 - A processing bit number controlling sub matched filter 21 calculates a correlation value between an n-bit received signal (n>1) whose number of valid bits is changed from 1-bit to m-bits (m≤n) and a spread code and outputs the correlation value to a threshold comparator section 33.
ｎビット(ｎ＞１)の受信信号の有効なビット数を１〜ｍビット(ｍ≦ｎ)に変化させて処理ビット数制御用サブマッチトフィルタ21で拡散符号との相関値を計算し、しきい値比較部33へ出力する。 - 特許庁 - In a selection unit 26, the high-order bit data (D1) and the digital data (D2) for the residual signal component are used to obtain corrected pixel data, represented by the higher number of bits than the number of bits of the high-order bit data.
選択部２６において、これら上位のビットデータ（Ｄ１）と残余信号成分についてのデジタルデータ（Ｄ２）とを用いて、上位のビットデータのビット数よりも高ビット数で表わされた補正済み画素データを求める。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
