「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 123 124 次へ＞
  • The switching points (starting point and terminating point) of the channel bits are made to correspond to the zero crossing point of the frequency modulated waves.
    チャンネルビットの切り替え点（始点と終点）を、周波数変調波のゼロクロス点に対応させる。 - 特許庁
  • The master bit register stores a master bit capable of operating the start bits for the plurality of function modules.
    マスタビットレジスタには、上記複数の機能モジュールにおける起動ビットを操作可能なマスタビットが保持される。 - 特許庁
  • The weight coefficients a1-am are set to powers of 2, and multiplication is realized using shift bits.
    そして、上記ａ_１〜ａ_ｍ なる重み係数を２のべき乗とし、その乗算をビットシフトにて実現させる。 - 特許庁
  • Two bits of visible information A and B are alternately rearranged in such order as images A1, B1, A2, B2, A3, B3,..., An, Bn.
    可視情報Ａ，Ｂは、画像Ａ_1,Ｂ_1,Ａ_2,Ｂ_2,Ａ_3,Ｂ_3,・・・，Ａ_n,Ｂ_n の順に一つ置きに並べ替えられている。 - 特許庁
  • The key generator generates an encryption/decryption key, from selected bits of a program code in the storage device.
    キー発生器は、記憶装置内のプログラム・コードの選択されたビットから暗号化／復号化キーを発生する。 - 特許庁
  • The valid bits prevent the update or invalidation of plural storage in an already invalidated cache line.
    有効ビットは、すでに無効なキャッシュラインに対する複数の記憶の更新および無効化を防止する。 - 特許庁
  • The rearranged pixel data are sent by burst transfer in a specific unit (32 bits × 8 words = 32 pixels).
    並べ替えられた画素データは、所定の単位（３２ビット×８ワード＝３２画素）毎にバースト転送される。 - 特許庁
  • A semiconductor memory device includes multi-level type memory cell transistors ML0, ML1, MR0, MR1 for storing the information of a plurality of bits.
    半導体記憶装置は、複数ビットの情報を記憶する多値式メモリセルトランジスタＭＬ０，ＭＬ１，ＭＲ０，ＭＲ１を有する。 - 特許庁
  • Also, this method may include a step to embed check bits for detecting an error in the color palette data.
    また，エラーを検出するためのチェックビットをカラーパレットデータに埋め込む段階をさらに含んでいてもよい。 - 特許庁
  • The digital analog converter 2 receives high-order three bits of digital data outputted from the adder 12.
    ＤＡ変換器２には、加算器１２から出力されるデジタルデータの上位３ビットが入力される。 - 特許庁
  • A database process part 24 monitors operation to tips in an asynchronous period and updates the dirty bits of tips.
    データベース処理部２４は、非同期期間中、ティップへの操作を監視して、ティップのダーティ・ビットを更新する。 - 特許庁
  • To provide a method for writing data bits to a memory cell without requiring an additional power source.
    追加電源を必要とすることなくメモリセルにデータビットを書き込む方法及び装置を提供すること。 - 特許庁
  • To protect a luminance signal from errors within the range of present system by effectively utilizing unused bits.
    未利用のビットを有効に活用して、現行システムの範囲内で輝度信号に対するエラー保護を行う。 - 特許庁
  • The number of errors corresponds to the number of error bits in a page having the maximum error bit in the block.
    エラー数は、そのブロックにおける最大のエラービットを持っているページのエラービットの数に相当する。 - 特許庁
  • Control circuits 11-13 generate selection signals from the operation mode and mask bits accompanying each operand.
    制御回路１１〜１３は演算モードと各オペランドに付随するマスクビットとから選択信号を生成する。 - 特許庁
  • v. Devices with resolution exceeding 14 bits, with an output rate exceeding 1 mega sampling per second
    ５　分解能が一四ビットを超えるものであって、出力速度が一メガサンプリング毎秒を超えるもの - 日本法令外国語訳データベースシステム
  • (a) Waveform digitizers and transient recorders with a sample rate of 200 million samples per second or more and with a resolution of 10 bits or more
    イ　サンプリング速度が一秒当たり二億サンプル以上で、かつ、分解能が一〇ビット以上のもの - 日本法令外国語訳データベースシステム
  • (a) Digital instrumentation recorders with a sampling rate of 100 million samples per second or more, and a resolution of 8 bits or more
    イ　サンプリング速度が一秒当たり一億サンプル以上で、かつ、分解能が八ビット以上のもの - 日本法令外国語訳データベースシステム
  • The low two bits of b encode button information: 0=MB1 pressed, 1=MB2 pressed, 2=MB3 pressed, 3=release.
    b の低位の2ビットにはボタン情報がエンコードされる:0=MB1 が押された, 1=MB2 が押された, 2=MB3 が押された, 3=離された。 - JM
  • (These three bits are meaningless in the events field, and will be set in the revents field whenever the corresponding condition is true. )
    の 3つのビットはeventsに指定しても意味がなく、対応した状態が真の場合にreventsに設定される)。 - JM
  • the system call ignores everything but the least significant 9 bits of shmflg and creates a new shared memory segment (on success).
    はshmflgの下位 9 ビットを除いた全てを無視し、(成功すれば) 新しい共有メモリ・セグメントを作成する。 - JM
  • converts c to a 7-bit unsigned char value that fits into the ASCII character set, by clearing the high-order bits.
    は上位ビットをクリアする事により、ASCII 文字セットに適合するように c を 7ビットの unsigned charに変換する。 - JM
  • As the result, the communication apparatus 100 transmits the systematic bits X with only the eigenvector of the maximum eigenvalue.
    この結果、通信装置１００は、最大固有値の固有ベクトルのみにてシステマティックビットＸを送信する。 - 特許庁
  • To convert a word consisting of a different number of bits speedily from a logical address to a physical address.
    異なるビット数からなるワードを、迅速に論理アドレスから物理アドレスに変換できるようにする。 - 特許庁
  • To change only required bits of a register just with one time of write operation.
    レジスタの所要のビットだけを一回のライト動作だけで変更できるレジスタ制御装置を提供する。 - 特許庁
  • At this time, a magnification for the frequency fo is obtained using a function of the number of quantization bits of the input voice data such that the frequency fp becomes a low frequency when the number of quantization bits is small while the frequency fp becomes a high frequency when the number of quantization bits is large, thereby obtaining the frequency fp from the magnification and the frequency fo.
    このとき、入力音声データの量子化ビット数の関数を用いて、周波数ｆｐが量子化ビット数が小さいときは低い周波数に、量子化ビット数が大きいときは高い周波数になるように、周波数ｆｏに対する倍率を求め、この倍率と周波数ｆｏとから周波数ｆｐを求める。 - 特許庁
  • When every bit is all zero in the step S703, all bits forming the data are searched.
    一方、ステップＳ７０２において、０であった場合には、前記データを構成する全てのビットを調べる。 - 特許庁
  • To provide an MRAM device into which write data having a plurality of bits are written in parallel with low power consumption.
    低消費電力で複数ビットの書込データを並列に書込めるＭＲＡＭデバイスを提供する。 - 特許庁
  • Pairs of DCT coefficient values extracted by the adapted template are replaced with new editing bits.
    また、前記適合テンプレートで抽出されたＤＣＴ係数値のペアは、新たな編集ビットと置換される。 - 特許庁
  • A composite sub-block to be the exclusive OR of row direction bits in respective sub-blocks is formed.
    複合サブブロックが生成されるが、これは各サブブロックのビットの列方向の排他的論理和である。 - 特許庁
  • To provide a digital normalization circuit which facilitates changing the variable width of input data and the number of bits of input/output data and simplifies circuit configuration, to make a circuit scale small in the case of digital normalization processing that is conducted, in the case of allocating the input data of a certain number (N) of bits to the number of bits which is smaller than the certain number.
    あるビット数（Ｎ）の入力データを、これより小さいビット数に割り当てる場合のデジタル正規化処理に際し、入力データの可変幅や入出力データのビット数の変更を容易に行えるフレキシブル化し、また回路構成を簡略化して回路規模を小さくするデジタル正規化回路を提供する。 - 特許庁
  • For instance, when the data are recorded on CD, a bit pattern of connection bits is determined on the basis of sub-data.
    例えばＣＤへの記録に際しては、副データに基づいて結合ビットのビットパターンを決定する。 - 特許庁
  • Flipping these bits considerably improves the speed and performance of the matching process.
    これらのビットをフリップさせることによって、突き合わせ処理の速度および性能が著しく向上する。 - 特許庁
  • The start value has a size of x bits, and is used to provide an initial value to an n-bit security count value.
    開始値のサイズはｘビットであり、初期値をｎビットのセキュリティ・カウント値に与えるのに使用される。 - 特許庁
  • When the integer signal is decoded, the information of the figures of 0 of all bits or the figures of 1 of any bits in the frame is received, the integer signal is decoded, and the integer signal is called for by adding the figures of 0 of all bits to the decoded integer signal by using the information of the figures.
    また、整数信号を復号化する際には、フレーム内のビットが全て０の桁もしくはいずれかのビットが１の桁の情報を受け取り、整数信号を復号化し、前記の桁の情報を用いて復号化された整数信号にビットが全て０の桁を付加することで、整数信号を求める。 - 特許庁
  • While CD player 2 is reproducing CD1, a digital audio interface part 6 of an MD recorder 4 separates a digital music signal and user bits (U- bits) in a control signal from a transmission signal inputted from the CD player 2, and a user data demodulating and discriminating part 9 demodulates user data from U-bits, and judges the track No.
    ＣＤプレーヤ２でＣＤ１を再生中、ＭＤレコーダ４のディジタルオーディオインタフェース部６はＣＤプレーヤ２から入力した伝送信号からディジタル音楽信号と制御信号中のユーザビット（Ｕビット）とを分け、ユーザデータ復調・判別部９はＵビットからユーザデータを復調し、トラックナンバを判別する。 - 特許庁
  • When data is serially read in the scan chain, the number of bits read in an embedded DRAM structure is counted.
    スキャンチェーンに、データがシリアルに読み込まれると、埋め込みＤＲＡＭ構造に読み込まれたビット数をカウントする。 - 特許庁
  • The floating point number is converted to a fixed point representation having the previously selected number of bits.
    浮動小数点数は、予め選択されたビット数を有する固定小数点表示へ変換される。 - 特許庁
  • The bit test pattern vector and the sample vector of the bits vary when compared several times.
    ビット・テスト・パターン・ベクトルおよびビットのサンプル・ベクトルは両方とも何回かの各比較に対して変化する。 - 特許庁
  • Accordingly, when magnetizing the respective bits 21 and 22 in one direction along the thickness direction of a layer and thereafter performing reverse magnetization by a lower field intensity, it is possible to reliably reverse magnetization of only the second bits 22 of the smaller inversion magnetic field, so that loops of magnetic fluxes are generated among the bits to improve the stability of the magnetization.
    これにより、層の厚み方向に沿って各ビット２１，２２を一方向に着磁した後、磁界強度を下げて逆方向に着磁を行う際に、反転磁界が小さい第２ビット２２のみを確実に磁化反転させることができるので、ビット間で磁束のループが形成され、磁化の安定性が向上する。 - 特許庁
  • A sign bit counter 124 counts the number of bits of encoded image data output from the encoding part 110.
    符号ビットカウンタ１２４は、符号化部１１０が出力する符号化画像データのビット数を計数する。 - 特許庁
  • Even when an ROM module 23 whose data bus width is 32 bits is connected, or an ROM module 23 whose data bus width is 16 bits is connected, an IC 10 for memory control is configured so that the ROM module 23 can be used as an ROM module whose data bus width is 32 bits by a CPU 21.
    メモリ制御用ＩＣ１０を、データバス幅が３２ビットのＲＯＭモジュール２３を接続してもデータバス幅が１６ビットのＲＯＭモジュール２３を接続しても、ＣＰＵ２１に、ＲＯＭモジュール２３を、データバス幅が３２ビットのＲＯＭモジュールとして利用させることが出来るものとして構成しておく。 - 特許庁
  • Then a prescribed unit 31 of a receiver side receives prescribed bits of the first half of the data block B and also receives bits corresponding to the received bits, after a lapse of a transmission time T4 equivalent to a half period of the data block B and compares them and whether the unit 31 receives information of the data correctly is detected.
    そして、受信側の所定のユニット３１は、データブロックＢのうち前半部分の所定のビットを受信してから、そのデータブロックＢの半分の伝送時間Ｔ４を経た後に、前記受信したビットに対応したビットを受信し、それらを比較して、情報が正しく授受されたか否かを検出することができる。 - 特許庁
  • The transfer block cyclic redundancy check can also be calculated based on all of the information bits.
    また、転送ブロックサイクリックリダンダンシーチェックは、すべての情報ビットに基づいて計算されることができる。 - 特許庁
  • Consequently, a total number of defective bits or the like obtained by the above process is used for an evaluation criterion of the memory array.
    そして、これによって得られた不良ビットの総数などを、メモリアレーの評価基準に用いる。 - 特許庁
  • The multivalued data having information bits converted from binary data and expressed in n bits (integer n≥2) are multivalued following a rule to change 1 bit when comparing the binary data of n bits corresponding to k-th and (k-1)-th level Mk, Mk-1 among levels of n-th power of 2 (n-th power of 2≤k≤2).
    ２値データを変換した１つの情報ピットがｎビット（ｎ≧２である整数）で表される多値データが、２のｎ乗個あるレベルのｋ番目と（ｋ−１）番目にあたるレベル値Mｋ、Mｋ−１（但し、２≦ｋ≦２のｎ乗）にそれぞれ対応するｎビットの２値データを比較した場合、1ビットだけ異なるような規則によって多値化する。 - 特許庁
  • Concretely, the keycode is divided every two bits, and the modulation methods are switched in accordance with each divided code.
    具体的には、キーコードを２ビット毎に分割し、各分割コードに応じて変調方式を切り替える。 - 特許庁
  • An n-bit counter 19 outputs low-order (n) bits of the digital signal by counting clock during an enable period.
    ｎビットカウンタ１９は、イネーブル期間、クロックをカウントしてデジタル信号の下位ｎビットを出力する。 - 特許庁
  • Significant digits of the obtained 8-bit value C (bits c_7 through c_0) are output as an interpolated value.
    得られた８ビットの値Ｃ（ビットｃ_７〜ｃ_０）のうちの必要有効桁を補間値として出力する。 - 特許庁
  • In a 2nd step 12, four bits as an element of the 16×16 matrix table specified with a row number which is odd-numbered four bits counted from the most significant digit bit of the 8-bit input bit array and a column number which is even-numbered four bits counted from the most significant digit bit are outputted.
    第２ステップ１２においては、８ビットの入力ビット列の最上位ビットから数えて奇数番目の４ビットを行番号、最上位ビットから数えて偶数番目の４ビットを列番号として、これら行番号と列番号で指定される１６×１６行列テーブルの要素である４ビットを出力する。 - 特許庁
＜前へ 1 2 .... 32 33 34 35 36 37 38 39 40 .... 123 124 次へ＞

例文データの著作権について