「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 29 30 31 32 33 34 35 36 37 .... 123 124 次へ＞- This will only write the least-significant 32 bits of value;regardless of the size of the native long type.
この関数は value の下桁 32 ビットを書き込むだけです;ネイティブの long 型サイズには関知しません。 - Python - As planes are added to the display hardware, they will occupy more significant bits in the plane mask.
ディスプレイのハードウェアのプレーンが増えるに従って、プレーンマスクのより上位のビットが使われる。 - XFree86 - The fields of the feedback that are to be modified are identified by the bits of the mask that is passed with the request.
変更するフィードバック構造体のフィールドは、リクエストに渡したマスクのビット値で識別される。 - XFree86 - When the incrementer/decrementer has a width of <16 bits, the internal block fan-out is 2.
インクリメンタ／デクリメンタが１６ビット未満の幅を備えている場合には内部ブロック・ファンアウトは２になる。 - 特許庁 - Furthermore, a second shift means 56 shifts the cyclic code R(x) to a higher side by H(k) bits.
また、第二シフト手段５６は、巡回符号Ｒ（ｘ）をＨ（ｋ）ビット上位側にシフトする。 - 特許庁 - To display an eye pattern constituted only by optionally specified bits and jitter analysis results.
任意に指定したビットだけから構成したアイパターンやジッタ分析結果を表示できるようにする。 - 特許庁 - To increase write operation speed by enabling simultaneous verification of many bits when a program is verified.
プログラムベリファイ時に多数ビットを同時にベリファイ可能にして書き込み動作の高速化を図る。 - 特許庁 - Therefore, entry replacement can be carried out even if all the entry priority bits are set.
このため、全てのエントリのプライオリティビットがセットされている場合であっても、エントリ置換を実施できる。 - 特許庁 - To improve a pseudo contour phenomenon caused by an insufficient number of quantization bits, without blurring an image.
量子化ビット数の不足による擬似輪郭現象を、画像をぼけさせることなく改善する。 - 特許庁 - The plural intermediate additions are maintained to be 16 bits or less by the rounding scheme of RNP.
その複数の中間加算はＲＮＰの丸めスキームによって１６ビット以下で維持される。 - 特許庁 - A discarding processing section 16 discards the lower-order m bits of the addition returning signal added with the random number.
切り捨て処理部１６は、乱数が加算された足し戻し信号の下位ｍビットを切り捨てる。 - 特許庁 - Different types of assignment messages use different amounts of information bits to convey the assignment.
異なる形式の割当メッセージは割当を搬送するために異なる量の情報ビットを用いる。 - 特許庁 - “2013 Report on Compliance by Major Trading Partners with Trade Agreements – WTO, FTA/EPAs, and BITs”and “METI Priorities Based on the 2013 Report”
2013年版不公正貿易報告書及び経済産業省の取組方針について - 経済産業省 - Other BITs provide that the arbitral tribunal may make decisions by majority vote.
なお、規定があるものは、いずれも過半 数の賛成により決定する（多数決）ものと定めてい る。 - 経済産業省 - In addition, it stated that such obligation provided in other BITs was inseparable from stability and predictability.
さらに、他の多くのBIT が定める同義務も、安定性と予測可能性と密接不可分と述べた。 - 経済産業省 - In the 3-level memory cells, two memory cells form one group and they can map three bits data.
３−レベルのメモリセルは、２つが一組を成して、３ビットのデータをマッピングすることができる。 - 特許庁 - It is the host computer's responsibility to ensure that only a reasonable number of bits are set in the PlaintextVector;
ホストコンピュータは、PlaintextVectorのまともな数のビットがセットされているのを自分で確認する必要がある。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - The register 3 and the memory 8 are divided into high order bits and low order bits, they respectively store high order bit data and low order bit data, the same data are copied to the both and they are compared and subtracted by a comparison arithmetic circuit 6.
レジスタ３とメモリ８とは、上位ビット及び下位ビットに分け、夫々上位ビットデータと下位ビットデータを格納し、同じデータを双方にコピーして比較演算回路６で比較減算する。 - 特許庁 - To provide a dense and homogeneous high hardness polycrystalline diamond having sufficient strength, hardness and heat resistance as cutting bits, tools such as dressers, dies and the like and excavating bits at a low cost and to provide a cutting tool using the polycrystalline diamond at its cutting edge.
切削バイトや、ドレッサー、ダイスなどの工具や、掘削ビットとして十分な強度、硬度、耐熱性を有する緻密で均質なダイヤモンド多結晶体を、低価格で提供することを目的とする。 - 特許庁 - When an initiator S201 provided with the address terminal of 24 bits accesses a target X203 provided with the address terminal of 23 bits, a router 105 outputs '0' to an address expansion enable signal.
２４ビットのアドレス端子を備えたイニシエータＳ２０１が２３ビットのアドレス端子を備えたターゲットＸ２０３に対してアクセスする場合、ルータ１０５は、アクセス拡張イネーブル信号に「０」を出力する。 - 特許庁 - This enables the data signal Di to be generated by sorting the respective bits b1-b3 of the first gradation data DgAi and the respective bits b1-b3 of the second gradation data DgBi.
このため、第１階調データＤｇＡｉの各ビットｂ１〜ｂ３と第２階調データＤｇＢｉの各ビットｂ１〜ｂ３を並べ替えることによってデータ信号Ｄｉを生成することができる。 - 特許庁 - The one-dimensional lookup table has an output tone value of 8 bits in the specific tone area, as compared to the output tone value in the other tone area having the number of tones of 10 bits.
この１次元ルックアップテーブルは、他の階調領域の出力階調値が１０ビットの階調数であるのに対して、特定階調領域の出力階調値は８ビットとなっている。 - 特許庁 - (3): At least one division display period of the display periods Tr_m corresponding to the m bits between the division display period of the display periods Tr_m+1 corresponding to the (m+1) bits and the division display period exists.
（ｍ＋１）ビットに対応する表示期間Ｔｒ_m+1の分割表示期間と分割表示期間の間には、ｍビットに対応する表示期間Ｔｒ_mの分割表示期間が少なくとも１つ存在する。 - 特許庁 - An encoder ENC1 receives an input image signal (image) as an image signal I, the encoder ENC1 references a parameter λ to encode the image signal I and provides a bit stream B as a bit stream bits.
入力である画像信号imageは符号化器ENC1に画像信号Iとして入力され、符号化器ENC1はパラメータλを参照して画像信号Iを符号化してビットストリームBをビットストリームbitsとして出力する。 - 特許庁 - Thus, the information of the higher-order bits of the input digital signal is conserved in an output signal as it is without any change and the effect of the signal processing is attached to only the particular lower-order bits.
これにより、上位ビットについては入力ディジタル信号の情報がそのまま出力信号に保存され、信号処理の効果を特定の下位ビットに対してのみ付加することができる。 - 特許庁 - A convolution coding part 103 encodes the transmission bit string to which the tail bits are added by a convolution code and a bit string rearrangement part 104 rearranges erasable bits among encoded data to a frame tail.
畳み込み符号化部１０３は、テールビットが付加された送信ビット列を畳み込み符号で符号化し、ビット列再配置部１０４は、符号化データのうち、消去可能ビットをフレーム後方に再配置する。 - 特許庁 - Each exponentiation residue calculating unit has a multiplication unit performing multiplication with the multiplying accuracy of 2m bits (m is a natural number and is fixed) and a division unit performing division with the dividing accuracy of 22.m bits.
複数のべき乗剰余演算ユニットの各々は、乗算精度２^mビット（ｍは自然数で固定）で乗算を行う乗算ユニットと、除算精度２<SP>2・</SP><SP>m</SP>ビットで除算を行う除算ユニットとを有する。 - 特許庁 - The method provides an improved run-length encoding algorithm by using a strategy that the number of bits to be used for the repeat factor(RF) varies for each individual sequence of bits having an equal value.
この方法は、反復因数（ＲＦ）に使用されるビット数が、等しい値を有するビットのシーケンスごとに異なるというストラテジーを使用することで改良型のランレングス符号化アルゴリズムを提供。 - 特許庁 - The transfer part 22 has a control part for controlling the number of bits in the data from the transfer source to the number of bits corresponding to the data bus width of the transfer destination on the basis of the information stored in the register part 21.
転送部２２は、レジスタ部２１に記憶された情報に基づいて、転送元からのデータのビット数を転送先のデータバス幅に応じたビット数に調整する調整部を有する。 - 特許庁 - The address is restored at the time of detection so as to extend the number of bits of the address representing a physical position with neither changing the address configuration of the wobble nor increasing the number of bits of the address embedded in the wobble.
検出時にアドレスを復元することで、ウォブルのアドレス構造を変えず、ウォブルに埋め込むアドレスのビット数を増やすことなく物理的位置を示すアドレスのビット数を拡張することができる。 - 特許庁 - Furthermore, the image coder is provided with a selector (43) that limits the number of bits of a signal from an image signal input circuit (1) to adaptively switch the number of bits of the input image when the bit rate of the transmission channel is decreased.
また、画像信号入力回路（１）からの信号のビット数を制限するセレクタ（４３）を備え、伝送路のビットレートが低下した場合には入力画像のビット数を適応的に切り替える。 - 特許庁 - (n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.
データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁 - To suppress deterioration in operation accuracy and to generate target encoded data by performing processing until orthogonal conversion with the number of bits of an input image without decreasing the number of bits in an input stage in encoding the image.
画像符号化の際入力段でビット数を減らさず、直交変換までの処理は、入力画像のビット数で処理し演算精度の低下を抑制し、目的符号化データを生成すること。 - 特許庁 - Error correction is performed using a viterbi code for each bit group of high 2 bits, error correction is performed using a turbo code or a LDPC code for each bit group of low 2 bits.
上位２ビットの各ビットグループについてはビタビ符号を用いて誤り訂正を行い、下位２ビットの各ビットグループについてはターボ符号又はＬＤＰＣ符号を用いて誤り訂正を行う。 - 特許庁 - When the binarizing processing is formed in a frame of the whole N bits, a collective operation of an extraction area equivalent to the N bits is performed (211), and the visibility of the railroad signal is confirmed by its result (212).
Ｎビット全てのフレームで上述の二値化処理が行われたら、Ｎビット分の前記の抽出領域の集合演算を行い（２１１）、その結果で鉄道信号機の視認可否を確認する（２１２）。 - 特許庁 - Parallel data in 2 bits generated by applying error correction coding to a real time packet TP1 are inserted to two bits at the MSB (Most Significant Bit) side of 6-bit input to a 64QAM modulator 706.
リアルタイムパケットＴＰ１を誤り訂正符号化することにより生成した２ビットのパラレルデータを、６４ＱＡＭ変調器７０６の６ビット入力のうちのＭＳＢ（Most Significant Bit）側の２ビットに入力している。 - 特許庁 - The plurality of flash memories include two or more flash memories for storage data to be input/output in parallel, a flash memory for horizontal parity bits, and a flash memory for vertical parity bits.
上記複数のフラッシュメモリは、パラレルに入出力される記憶データを分担して受け持つ２以上のフラッシュメモリと、水平パリティビットを受け持つフラッシュメモリと、垂直パリティビットを受け持つフラッシュメモリとを有する。 - 特許庁 - To provide a digital code squelch receiver in digital radio communication, to receive a reception code until a predetermined number of bits, and to repeat a bit shift until the number of errors becomes equal to or smaller than the predetermined number of bits compared with its own station code.
デジタル無線通信におけるデジタルコードスケルチ受信機に関し、既定のビット数まで受信コードを受信し、自局コードと比較して、誤りが既定のビット数以内になるまでビットシフトを繰り返す。 - 特許庁 - The embedding arithmetic section 57 generates a code Y, on the basis of MSB side 4 bits of a VQ code supplied from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient D, and supplies the code Y to a composite section 102.
埋込み演算部５７は、VQコード決定部１０１より供給されたVQコードのMSB側４ビットと予備係数Dからなる４ビットの情報からコードYを生成し、合成部１０２に供給する。 - 特許庁 - The suppression of a DC component under the restriction of k=7 or 8 in the (1, k) RLL(run-length limited) rule is performed by using a coding table which can convert 4 bits into 6 bits without using a redundant bit.
冗長ビットを用いること無しに（１、ｋ）ＲＬＬ規則で、ｋ＝７あるいは８の制限下におけるＤＣ成分の抑圧を４ビットを６ビットに変換可能な符号化テーブルを用いて行う。 - 特許庁 - When write is progressed and the number of write fail bits is decreased, the number of pages written in parallel by a control circuit 1710 is increased so that sum of the counter 179 does not exceed 256 bits.
書き込みが進み、書き込みフェール(Fail)ビット数が減少した時点で、カウンタ１７９の合計が例えば２５６ビットを超えないように制御回路１７１０により並列に書き込むページ数を増していく。 - 特許庁 - To detect short-circuiting between even bits and between odd bits and prevent increase in the testing time without making the circuit scale larger when checking the memory by using a self-test circuit.
自己テスト回路を用いてメモリのテストを行う際に、回路規模の増大を抑制しつつ、偶数ビット同士や奇数ビット同士のショート不良を検出するとともに、テスト時間の増大を抑制する。 - 特許庁 - To improve consistency in a computer system by using a memory cell having capacity of three bits and constituting a memory cell group having capacity of integral multiple of integral power of 2 bits being an input/output unit.
３ビットの容量を持つメモリセルを使用して、入出力単位である２の整数乗ビットの整数倍の容量を有するメモリセルグループを構成して、計算機システムの中での整合性をよくする。 - 特許庁 - A processor 112 represents each wavelet coefficient as a collection of ordered bits, and the processor 112 also codes the bits of each order to indicate zerotree roots that are associated with the order.
プロセッサ１１２は、各ウェーブレット係数を順序付けられたビットの集合として表わし、さらに、プロセッサ１１２は、前記順列に関連するゼロツリー・ルートを示す各順列のビットを符号化する。 - 特許庁 - An address decoder includes input terminals for inputting address data of a prescribed number of bits and output terminals in the number smaller than the total number obtained by decoding the whole bit patterns of the address data of the prescribed number of bits.
アドレスデコーダには所定ビット数のアドレスデータを入力する入力端子と、同アドレスデータの全てのビットパターンをデコードして得られる総数よりも少ない本数の出力端子を設ける。 - 特許庁 - In other words, the amount of information used in the entire edge code image is compressed by reducing the number of bits to assign to each pixel and effectively using the number of bits assigned to each pixel as a whole.
すなわち、各画素に割当てるビット数を低減するとともに、各画素に割当てたビット数を全体として有効に利用することで、エッジコード画像全体に用いられる情報量を圧縮する。 - 特許庁 - A selector 151 of a selector block 143 selects the input signal, interpolates it so that a signal of N bits corresponding to a latter stage summing average or a decimation coefficient is output for the input of L bits.
セレクタブロック１４３のセレクタ１５１は、Lビットの入力に対して、後段の加算平均または間引きの係数に対応するNビットの信号が出力されるように、入力信号を選択、補間する。 - 特許庁 - Then data of the register providing a phase shift by number of bits of the register 108 are obtained through the vector arithmetic operation, and the register 108 outputs a spread code in a plurality of consecutive bits in parallel.
そして、レジスタ１０８のビット数分の位相シフトを与えた場合のレジスタのデータをベクトル演算により求めていき、レジスタ１０８から連続する複数ビットの拡散符号をパラレルに出力する。 - 特許庁 - To ensure general-purpose properties and flexibly cope with the number of bits of quantization when quantization with a smaller number of bits is performed to multivalued image data of two or more colors by using an error diffusion method.
２色以上の多値画像データに対して誤差拡敬法を用いてより少ないビット数に量子化する場合に、汎用性を有し、且つ、量子化するビット数に応じて柔軟に対処できるようにする。 - 特許庁 - The excavator 1 has a piston case 22 for incorporating a piston for imparting the impact force to the bits 41 and 42 by the energy of the working fluid by arranging the bits 41 and 42 on the excavation side.
掘削装置１は、掘削側にビット４１，４２が設けてあると共に、作動流体のエネルギーによってビット４１，４２に打撃力を与えるピストンを内蔵するピストンケース２２を備えている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 経済産業省
- Copyright Ministry of Economy, Trade and Industry. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
