「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 28 29 30 31 32 33 34 35 36 .... 123 124 次へ＞
  • Bi-directional gates 15-15m input data (D0-Dm) having bus width of 8 bits.
    双方向ゲート１５〜１５ｍはデータ８ビットのバス幅を有するデータ（Ｄ０〜Ｄｍ）４を入力する。 - 特許庁
  • This mapping method selects a set of bits in an address bit string and uses it to correspond to a tag mapping table.
    アドレスビット列中で一組のビットを選んでタグマッピング表と対応するのに使用する。 - 特許庁
  • No additional bits are appended to the packet to be transmitted, thereby addressing compatibility issues.
    送信すべきパケットに追加のビットが付加されず、それによって互換性の問題が対処される。 - 特許庁
  • iii. Devices with 12 bits resolution with an output rate exceeding 50 mega sampling per second
    ３　分解能が一二ビットのものであって、出力速度が五〇メガサンプリング毎秒を超えるもの - 日本法令外国語訳データベースシステム
  • Class B This address type is indicated by the binary value 10 in the most significant two bits of the address.
    Class B(ネットワークバイトオーダの) アドレスの上位側 2 ビットがバイナリ値で10 の場合、このアドレス種別となる。 - JM
  • Class C This address type is indicated by the binary value 110 in the most significant three bits of the address.
    Class C(ネットワークバイトオーダの) アドレスの上位側 3 ビットがバイナリ値で110 の場合、このアドレス種別となる。 - JM
  • do not specify individual bits.
    は、flagsに指定できる他の値と違い、個々のビットを指定するものではなく、これらの値はflagsの下位 2 ビットを定義する。 - JM
  • return the number of file descriptors contained in the three returned descriptor sets (that is, the total number of bits that are set in readfds ,
    は更新された 3 つのディスクリプタ集合に含まれているファイルディスクリプタの数 (つまり、readfds , - JM
  • (Symbolic definitions for the permissions bits can be obtained by including <sys/stat> .) The permissions settings are masked against the process umask.
    許可設定はプロセスの umask でマスクされる(許可ビットのシンボル定義は<sys/stat>のインクルードにより得られる)。 - JM
  • the system call ignores everything but the least significant 9 bits of semflg and creates a new semaphore set (on success).
    semflgの下位 9 ビット以外は全て無視し、(成功した場合は) 新しいセマフォ集合を作成する。 - JM
  • A time interval between servo sectors is determined by dividing the obtained total number of the clock bits.
    得られた全クロックビット数をサーボセクタ数で割ることによってサーボセクタの間隔を決定する。 - 特許庁
  • In a method and an apparatus for encoding multiple bits in parallel, outputs are generated recursively.
    複数ビットを並列に符号化する方法および装置であり、出力は再帰的に生成される。 - 特許庁
  • Lastly, result bits output from the respective comparing circuits are arranged in order from the most significant bit and output.
    最終的に、各比較回路から出力された結果ビットを上位から並べて出力する。 - 特許庁
  • Ribs for removing the coating layer of the surface of the lining material are formed on the underside sides of the bits 25.
    ビットの下面側に、ライニング材の表面の被覆層を除去するためのリブを設ける。 - 特許庁
  • In the absence of a CAM or RAM bit error, the reference parity bits from the RAM will match.
    ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットが整合する。 - 特許庁
  • To aatain a flow control without using dedicated lines or occupying many bits in a packet header part.
    専用線を用いたり、パケットヘッダ部にて多ビットを占有したりすることなくフロー制御を行う。 - 特許庁
  • In the 4-1 modulation, the position of logic '1' on the synchronous pattern of 3 channel bits is fixed.
    ４−１変調においては、３チャネルビットの同期パターンの論理「１」の位置が固定である。 - 特許庁
  • Image data of four bits is extracted from each part of image data included in the read data.
    読み出されたデータに含まれる各部分画像データから４ビット分の画素データを抽出する。 - 特許庁
  • Then each frame is divided into (k) and the ID information is recorded with (k) channel bits.
    そして、各フレームは、ｋ個に区分され、ｋ個のチャネルビットにより、ＩＤ情報が記録される。 - 特許庁
  • The committing function circuit generates the updated bit in response to reception of the pair of set/clear bits.
    コミット機能回路は、セット／クリア対ビットを受け取ることに応答して更新ビットを生成する。 - 特許庁
  • Next, an FBM (fail bit map) 27b is made by degenerating the FBM 27b with 8×8 bits.
    次に、ＦＢＭ２７ａを８×８ビットで縮退することにより、ＦＢＭ２７ｂが作成される。 - 特許庁
  • Accordingly, the batch decoding for the 2 bits in a decoding-bit series is enabled in a CABAC.
    これにより、ＣＡＢＡＣにおいて、復号ビット系列の２ビット一括復号を可能にする。 - 特許庁
  • The number of the PAN bits of the time-based FANR operation can be set by a network.
    時間ベースのＦＡＮＲ動作のＰＡＮビット数を、ネットワークによって設定することができる。 - 特許庁
  • To reduce the number of times of processing of increasing the number of holding bits in arithmetic coding processing.
    算術符号化処理における保留ビット数を増加する処理の回数を少なくする。 - 特許庁
  • To provide a production sum operation circuit by which saturated operation is performed with arbitrary number of bits.
    任意のビット数での飽和演算を行う積和演算回路及びその演算方法にある。 - 特許庁
  • A transmission data control unit 10 transmits transmission data of N bits by M times of transmission (2≤M).
    送信データ制御部１０は、Ｎビットの送信データをＭ（但し、２≦Ｍ）回に分けて送信する。 - 特許庁
  • To make storable data consisting of a plurality of bits at one memory cell while reducing the chip area.
    チップ面積の縮小化を図りながらも１つのメモリセルに複数ビットのデータを記憶させる。 - 特許庁
  • Then bits which have been read out are rearranged by pixels as shown in the figure (c).
    次に、同図(c)に示すように、読み出されたビットが各画素毎にまとまるように並べ替えられる。 - 特許庁
  • The unique address space identifier preferably has tag extension and index extension bits.
    この固有のアドレス空間識別子は好適にはタグ拡張ビット及びインデックス拡張ビットを有する。 - 特許庁
  • The rearrangement circuits change the order of bits of the decoded data and output rearranged data.
    再配列回路は、該デコード化データのビットの順序を変更して再配列データを出力する。 - 特許庁
  • To provide a servo address encoding to store more information with fewer bits.
    より少ないビット数により多くの情報を収容するためのサーボ・アドレスの符号化を提供する。 - 特許庁
  • The information recording device of this invention can provide the ultra-high density recording beyond 50 G bits/inch2.
    本発明の情報記録装置は５０Ｇｂｉｔｓ／ｉｎｃｈ^２を越える超高密度記録を実現することができる。 - 特許庁
  • The switch 15 is turned off to disconnect the correction capacitor 14 in comparison operations of second and succeeding bits.
    第２ビット目以降の比較動作ではスイッチ１５をオフにして補正キャパシタ１４を切り離す。 - 特許庁
  • an interface between a computer and a printer where the computer sends multiple bits of information to the printer simultaneously
    コンピュータがプリンタに複数ビットのデータを同時に送るための、コンピュータとプリンタの間のインターフェイス - 日本語WordNet
  • To provide a quantization apparatus/quantization method capable of exchanging excess bits between channels.
    余剰ビットをチャンネル間でやりとりできる量子化装置／量子化方法に関するものである。 - 特許庁
  • Each of the converted digital signals of several bits is combined in a digital output circuit 30.
    変換された数ビットずつのデジタル信号はデジタル出力回路３０により合成される。 - 特許庁
  • Multiplexed output bits are swizzled on-chip in order to decrease on-board routine congestion.
    多重化された出力ビットは、オンボードのルーティング輻輳を減少させるためオンチップでスウィズルされる。 - 特許庁
  • To provide a quantum circuit and a quantum computer which is capable of performing quantum computation for multiple bits.
    多ビットの量子計算を行うことができる量子回路および量子計算機を実現する。 - 特許庁
  • A quantization means 1 inputs a signal at multiple bits and changes the signal into one-bit quantization and outputs it.
    量子化手段１が、多ビットの信号を入力し、１ビット量子化して出力する。 - 特許庁
  • A 2-multiplex circuit 19 skips idle bits or a parity bit to multiplex the parallel data into serial data.
    ２多重回路１９は、空きビット又はパリティーをスキップして、並列データをシリアルデータに多重する。 - 特許庁
  • A serial parallel converter 140 sequentially converts sample data SM into n-bits parallel data PD.
    シリアルパラレル変換器１４０は、サンプルデータＳＭをｎビットのパラレルデータＰＤに順次変換する。 - 特許庁
  • The modulator of this constitution inputs only 11 bits of 14-bit digital data.
    本構成における変調器は、１４ビットのデジタルデータのうち１１ビットのみを入力とする。 - 特許庁
  • Its higher 8 bits provide a column address that designates a column constituting the word of the SDRAM.
    その上位の８ビットは、ＳＤＲＡＭのワードを構成するコラムを指定するコラムアドレスとされる。 - 特許庁
  • An inverse gamma compensating circuit 2 performs inverse gamma compensation for 8 bit R, G and B signals with 12 bits.
    逆ガンマ補正回路２は、８ビットのＲ，Ｇ，Ｂ信号を１２ビットで逆ガンマ補正する。 - 特許庁
  • You know, I contemplated leaving bits of you artfully arranged outside your family's tomb.
    私は考えていた 君の断片を置いておこうと 華麗に並べて 君の家族の墓にでもな - 映画・海外ドラマ英語字幕翻訳辞書
  • Asynchronous communication can take place at speeds up to 28,800 bits per second over normal phone lines.
    非同期通信(asynchronous communication)は,通常の電話回線上で毎秒28,800ビットまでの速度で実行できる． - コンピューター用語辞典
  • A typical voice-grade line is rated at roughly 2400 bits per second, or 2400 baud
    代表的な音声級(伝送)回線の伝送速度はおよそ2400ビット/秒,つまり2400ボーである - コンピューター用語辞典
  • Bit slice processors usually consist of an ALU of 1, 2, 4 or 8 bits and control lines.
    ビットスライスプロセッサは,通常,1,2,4,または8ビットの論理演算装置（ALU）と制御ラインで成り立っている． - コンピューター用語辞典
  • using a modified Huffman coding to reduce common commands to just a few bits
    普通のコマンドをほんの数ビットに縮小させるためにモディファイドハフマン符号化方式を使って - コンピューター用語辞典
  • The Secure Hash Algorithm (SHA) receives a message of less than 264 bits in length and produces a 160-bit message digest.
    SHA(secure hash algorithm)は,264 ビット長よりも小さいメッセージを受け取り,160ビットのメッセージ・ダイジェストを生成する． - コンピューター用語辞典
＜前へ 1 2 .... 28 29 30 31 32 33 34 35 36 .... 123 124 次へ＞

例文データの著作権について