「bits」を含む例文一覧(6183)
＜前へ 1 2 .... 53 54 55 56 57 58 59 60 61 .... 123 124 次へ＞- In addition, a code generator 12a generates a code having a predetermined number of bits for correcting the frequency offset based on the set correspondence relation.
また、コード生成部１２ａは、設定した対応関係に基づいて、周波数オフセットを補正する所定ビット数のコードを生成する。 - 特許庁 - The semiconductor memory has a function to divide a page in the memory cell array into a plurality of e segments and to check the presence of fail bits for each segment in block.
メモリセルアレイ内のページを複数のセグメントに分割し、各セグメント毎にフェイルビットの存否を一括検知する機能を具備する。 - 特許庁 - Each of nodes inserts KABs (Keep Alive Bits) alternately repeating '0' and '1' by each frame signal and transmits the resultant signal to both rings to inform normality.
各ノードは、“０”“１”と交互に繰り返すＫＡＢをフレーム信号毎に挿入して両リングに送信し、健全性を周知させる。 - 特許庁 - A chip address setting part determines whether to store a chip address in the chip address memory according to the number of fail bits for a plurality of memory cells.
チップアドレス設定部は複数のメモリセルに関するフェイルビット数に応じてチップアドレスをチップアドレスメモリへ格納するか否かを決定する。 - 特許庁 - In the case of the battery driving and the line input, the arithmetic operation circuit 105 compresses and encodes the input audio data by using all the bits thereof.
バッテリ駆動で、ライン入力の場合、演算処理回路１０５は、入力音声データの全ビットを使って圧縮符号化する。 - 特許庁 - To obtain sufficient reproduced signals even when recording and reproducing using small diameter recording bits with still smaller recording bit spacings.
小さい記録ビット径及びさらに小さい記録ビット間隔で記録再生を行った場合においても、十分な再生信号を得る。 - 特許庁 - To solve the problem that decoding performance is deteriorated in the case of performing Viterbi decoding by collectively executing arithmetic processing for a decoded word consisting of a plurality of bits.
複数ビットの復号語を一括して演算処理してビタビ復号する場合に、復号性能が劣化する問題を解決する。 - 特許庁 - According to an MPEG2 system, control codes (a1, a2) are arranged next to the leading 32 bits (pack start code), and an SCR is arranged thereafter.
ＭＰＥＧ２システムでは、先頭の３２ビット（パック開始コード）の次に制御コード（ａ１，ａ２）が配置され、その後にＳＣＲで配置される。 - 特許庁 - The device enters an address data into an EEPROM 2 and counts the number of address bits entered until an EEPROM 2 output reaches a pre-determined value.
EEPROM２にアドレスデータを入力して、EEPROM２の出力レベルが所定の値となるときまでにEEPROM２に入力したアドレスデータのビット数をカウントする。 - 特許庁 - Further, the number of bits of the block number BN field and sequence number SN field can be changed by files with the attribute information.
また、属性情報により、ブロック番号ＢＮフィールド及びシーケンス番号ＳＮフィールドのビット数をファイル毎に変更することができる。 - 特許庁 - When the number of the significant bits of the threshold is to be lessened, even if the threshold does not reach the set point, the amount of variation ends up being 0.
しきい値の有効ビット数を少なくするような場合、しきい値が設定値に達しなくても、変化量が０になってしまう。 - 特許庁 - Thereby, when failure is less in all bits or failure is unevenly distributed, an useless write cycle can be efficiently eliminated.
これにより、全ビット中にフェイルが少ない場合、又はフェイルが偏っている場合は無駄な書込みサイクルを効率よく無くすことができる。 - 特許庁 - To solve the problem that necessity of separately measuring or reading the state of double quantum bits by once trial is not examined conventionally.
二重量子ビットの状態を１回の試行により分離して計測、読み出すことの必要について、従来、検討されていない。 - 特許庁 - Four concrete novel technology are introduced to minimize the number of bits required to be transmitted to the respective hand sets.
４つの具体的な新技術が導入され、これらは共に各ハンドセットに転送することを必要とするビット数を最小限に抑える。 - 特許庁 - A second subtuple including a second subset of bits in the tuple is combined with the nickname of the second subtuple before being applied to the flow information database.
タプルの中の第２のサブセットのビットを含む第２のサブタプルとニックネームが組み合わされて、フロー情報データベースに適用される。 - 特許庁 - To perform more effective DSV control using efficient DSV control bits while keeping minimum and maximum runs.
最小ランおよび最大ランを守りながら、効率の良いDSV制御ビットを用いて、より効果的なDSV制御を行うことができるようにする。 - 特許庁 - Data of three bits is handled at a time, and therefore an operation clock can be 600 dpi both at the input side and at the output side.
３ビット分のデータが１度に扱われるので，入力側と出力側の動作クロックはいずれも６００ｄｐｉで可能である。 - 特許庁 - A start mark 31 is turned to 15h(10101B) for which the data of 5 bits including a D4 bit are set and reset every other bit.
スタートマーク３１は、Ｄ４ビットを含めた５ビットのデータが１ビット置きにセット及びリセットされた１５ｈ（１０１０１Ｂ）とされている。 - 特許庁 - To provide an electronic watermark embedding apparatus which is capable of preventing information from being lost when the watermark information consisting of two or more bits are embedded.
複数ビットからなる透かし情報を埋め込む場合に透かし情報が失われにくい電子透かし埋め込み装置を提供する。 - 特許庁 - To provide a recording and reproducing device for making multilayering and reliability compatible and for writing and reproducing recording bits with high contrast.
多層化と信頼性を両立してコントラストの高い記録ビットの書き込みおよび再生を行える記録再生装置を提供する。 - 特許庁 - Defectives of the (x+1) bits or more per one position information are discriminated as a defective chip by the parallel test circuit.
上記パラレルテスト回路により、１つの位置情報につき上記ｘ＋１ビット以上の不良をもって不良チップと判定する。 - 特許庁 - At the time of second emission, a signal of low-order 5-bits is used and each LED emits light for a time corresponding to that signal.
そして、第２回目の発光において、下位５ビットの信号を用いて、その信号に対応する時間だけ各ＬＥＤを発光させる。 - 特許庁 - The stepwise setting of the gradation voltages is made possible by the charge pump operation without provision of capacitors by as much as the number of the data bits.
チャージポンプ動作によって、データビット数分のキャパシタを設けることなく、階調電圧を段階的に設定することが可能となる。 - 特許庁 - To enable error correction of defects of two bits or more without increasing chip area, in a memory provided with an error correction circuit.
エラー訂正回路を備えたメモリにおいて、２ビット以上の不良のエラー訂正を、チップ面積を増大させることなく、実現可能にする。 - 特許庁 - The size of a 4-fold postcard is 2x-dots in the main scanning direction and 2y-dots in the subscanning direction, and the size of the output image memory area is 4xy (bits).
４連ハガキの主及び副走査方向のサイズは夫々２xdot、２ydotとなり、上記出力画像メモリ領域サイズは４xy(bit)となる。 - 特許庁 - Two corresponding bits are used to inform the decoder of the different kinds of the different subband signal window changeover setting.
本発明では代わりに、異なるサブバンド信号ウィンドウ切換設定種別をデコーダに通知するため２つの対応するビットを使用する。 - 特許庁 - The image processing apparatus applies quantization of three values or over to the original image data in a prescribed number of bits.
本発明に係る画像処理装置は、所定ビット数の原画像データに対して３値以上の量子化をおこなうようになっている。 - 特許庁 - Further, the ABCD voice telephony signaling bits is transmitted with either the data from the Internet access application or the data from the voice telephony application.
また、ＡＢＣＤ音声電話信号を、インターネットアクセスアプリケーション又は音声電話アプリケーションからのデータのいずれかとともに送信する。 - 特許庁 - An incomplete data packet is filled with null words (bits represented by zeros), and thereby, it constitutes a complete data packet having a specified number of words.
不完全なデータ・パケットは空白（ゼロにされたビット）ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成する。 - 特許庁 - When the number of the types of the character strings becomes sufficiently small, it is possible to match the length(the number of bits) of signature with the type.
このように、文字列の種類が十分に少なくなれば、シグネチャーの長さ（ビット数）をその種類に一致させることも可能である。 - 特許庁 - For every storage of data for P pixels determined by the conditional equation in the first register 14, dummy data of D bits are added.
第１レジスタ１４には上記条件式（１）で定まるＰピクセル分のデータが格納される度に、Ｄビットのダミーデータが付加される。 - 特許庁 - The connection bits thus determining the bit pattern are inserted at a prescribed position of audio data (and a sub-code) encoded by recording.
そして、このようにしてビットパターンが決定された結合ビットを、記録符号化されたオーディオデータ（及びサブコード）の所定位置に挿入する。 - 特許庁 - A sequence data editing unit 7c changes bits in the sequence data on the basis of contents of a template to edit the sequence data.
シーケンスデータ編集部７ｃは、テンプレートの内容に基づいて、シーケンスデータ中のビットを変更することによって、シーケンスデータを編集する。 - 特許庁 - A microcomputer 100 outputs a high level signal from a synch break exclusive port P1 during 13 bits at starting the transmission of a message frame.
マイコン１００は、メッセージフレームの送信開始時に、シンクブレイク専用ポートＰ１からハイレベルの信号を１３ビットの間出力する。 - 特許庁 - An operation target candidate update processing part 1 sequentially extracts operation target candidate bit strings of the prescribed number of bits from an input bit stream.
演算対象候補更新処理部１は、入力ビットストリームから所定ビット数の演算対象候補ビット列を順次取り出す。 - 特許庁 - To provide a color management system capable of using a profile even in the case that the number of data bits differs between the system and the profile.
システムとプロファイルのデータビット数が異なる場合においてもそのプロファイルを使用可能とするカラーマネジメントシステムを提供すること。 - 特許庁 - A frame data number adjustment section 42 adjusts the number of parity bits in the input data in accordance with the modified size of the check matrix.
フレームデータ数調節部４２は、変更した検査行列のサイズに応じて、入力したデータのうち、パリティビットの数を調節する。 - 特許庁 - A triangular window curtain bit expansion part 43 expands one bit signal of 2.8224 MHz into 7 bits by multiplying the signal by a triangular window function.
三角窓掛けビット拡張部４３は、２．８２２４ＭＨｚ、１ビット信号に三角窓関数を掛けて７ビットにビット拡張する。 - 特許庁 - A signal of the required number of bits from the higher order of a digital output from a mounted A/D converter 5 is inputted to a resistor circuit 6.
搭載されたＡ／Ｄコンバータ５のデジタル出力の上位からの必要ビット数の信号がレジスタ回路６に入力される。 - 特許庁 - A scale factor (α) is obtained on the basis of a ratio of the maximum power to a soft decision maximum value (Bmax) expressed in M (M<;N) bits.
最大電力値と、M(M<N)ビットで表現することが可能な軟判定最大値（Bmax）との比に基づいてスケール因子（α）を求める。 - 特許庁 - An m-bit (m: positive integer) partial product part 7 ANDs the LSB of the multiplier shift register 4 and the respective bits of an m-bit multiplicand.
ｍビット（ｍは正の整数）の部分積部７は乗数シフトレジスタ４のＬＳＢとｍビットの被乗数の各ビットとを論理積する。 - 特許庁 - The header bits identify the switch state for routing the data packet and the specific routing information for distinct portions of the data packet.
ヘッダ・ビットは、データ・パケットをルーティングするスイッチ状態及びデータ・パケットの個々の部分に対する特定のルーティング情報を識別する。 - 特許庁 - A barrel shifter 102 outputs a value obtained by shifting input data 105 to the right only by the specified bits to be shifted as shift data 107.
バレルシフタ１０２は、入力データ１０５を指定されたシフト数分だけ右にシフト演算した値をシフトデータ１０７として出力する。 - 特許庁 - The SLAID (16 bits) at the extracted IPv6 address is compared with that in the information table 113 by a comparator 114.
抽出したＩＰｖ６アドレス中のＳＬＡＩＤ（１６ビット）と情報テーブル１１３のＳＬＡＩＤとを比較部１１４により比較する。 - 特許庁 - Successive data bits corresponding to an expectation successive pulses are generated after determining a transmission clock smaller than a test clock and the expectation successive pulses.
試験クロックより小さい伝送クロックと予期連続パルスを決定した後、該予期連続パルスに対応する連続データビットを生成する。 - 特許庁 - To provide an arithmetic decoding apparatus and an arithmetic decoding program for performing decoding processings of a plurality of bits in batch.
複数ビットを一括して復号化処理を行う算術復号化装置、および算術復号化プログラムを提供することを目的とする。 - 特許庁 - A matrix-like random pattern is generated for each frame in a pseudorandom code generating section as the dither toggle pattern, or is reused after reversing bits.
ディザトグルパターンとしてマトリクス状のランダムパターンを擬似ランダム符号生成部でフレームごとに生成し、またはビット反転の後再利用する。 - 特許庁 - Picture data of respective 18 pixels, 4 pixels, 1 pixel of hierarchies 1-3 (8 bits data respectively) are stored in one part 160 of a memory cell array.
メモリセルアレイの一部１６０ａには、階層１〜３の夫々１６画素、４画素、１画素の画像データ（夫々８ビットデータ）を記憶する。 - 特許庁 - To reduce the processing scale and the circuit scale by decreasing the number of bits in the branch metric calculation processing so as to simplify the branch metric calculation processing.
ブランチメトリック算出処理におけるビット数の削減により、その処理を簡素化して、処理規模及び回路規模を縮小する。 - 特許庁 - A nonvolatile semiconductor memory apparatus 100 performs transfer of data for each (j) bits from a data input/output terminal 10.
不揮発性半導体記憶装置１０００は、データ入出力端子１０からｊビット（たとえば、８ビット）ごとにデータの授受を行なう。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
