「bits」を含む例文一覧(6183)

＜前へ 1 2 .... 82 83 84 85 86 87 88 89 90 .... 123 124 次へ＞
  • An inputted data bitstream are decoded separately for three bits, and any one of two pre-decoding methods is selected in accordance with characteristics of a code value of the inputted data bitstream.
    入力されるデータビットストリームを３ビットずつ分離してデコーディングし、かつ入力されるデータビットストリームのコード値の特性によって２つのプレデコーディング方法の何れかを選択する。 - 特許庁
  • An allotting method selector 104 selects a code allotting method for transmitting systematic bits with each eigenvector, if the ratio of a maximum eigenvalue to other eigenvalues is not greater than a threshold.
    割り当て方法選択部１０４は、最大固有値と他の固有値との比率が閾値以下の場合、システマティックビットを各固有ベクトルで送信する符号割り当て方法を選択する。 - 特許庁
  • To provide a memory device allowing a CPU having a bus of N (wherein N is an integer of 2 or above)×8 bits to acquire or write N-byte data by one access.
    Ｎ（但し、Ｎは２以上の整数）×８ビットのバスを持つＣＰＵが１回のアクセスでＮバイトのデータの取得又は書き込みを行うことができるメモリ装置を提供する。 - 特許庁
  • Thus, at the time of performing high-speed data transfer exceeding 1 GHz by multiple bits, the deviation of the timings between the data to be the biggest problem is easily minimized.
    これにより、多ビットで、１ＧＨｚを超えるような高速デ−タ転送を行う時に、最大の問題となるデ−タ間のタイミングのズレを容易に最小にすることが可能となる。 - 特許庁
  • To provide a multiplexer that avoids a word alignment device of a serial parallel converter from being malfunctioned by a K28.5 code included in the lower-order 10-bits when multiplexing a plurality of gigabit Ethernet signals.
    複数のギガビットイーサネット信号を多重化する場合に、下位１０ビットに含まれるＫ２８．５符号によって直並列変換器のワードアライメント機構が誤作動してしまうのを回避する。 - 特許庁
  • Coding means 2313 performs BCH coding to the bit string of p bits and outputs the coded bit string as a wake-up ID showing a radio base station that is wished to be woken up.
    符号化手段２３１３は、ｐビットのビット列をＢＣＨ符号化し、その符号化後のビット列をウェイクアップさせたい無線基地局を示すウェイクアップＩＤとして出力する。 - 特許庁
  • The attenuation amount calculation portion calculates and holds a logarithm likelihood ratio attenuation amount to the whole or a part of bits of the symbols affecting the symbol via the feedback filter.
    減衰量計算部は、そのシンボルに対してフィードバックフィルタを介して影響を及ぼしたシンボルの全部又は一部のビットに対する対数尤度比減衰量を計算して保持する。 - 特許庁
  • To provide a nonvolatile semiconductor memory device having a redundant cell layout in which an access time is not increased without increasing the number of redundant cells being proportional to the number of simultaneous access bits.
    同時アクセスビット数に比例して冗長セル数を増やすことがなく、アクセスタイムを増大させない冗長セルレイアウトを有する不揮発性半導体装置を提供すること。 - 特許庁
  • To provide a device and a program for encoding a stereo signal that can prevent deterioration in sound quality by suppressing quantization noise of the whole encoded sound by efficiently distributing the number of quantized bits.
    量子化ビット数の配分を効率的に行い、符号化音全体の量子化ノイズを抑えて音質劣化を防止可能な、ステレオ信号の符号化装置及び符号化プログラムを提供する。 - 特許庁
  • A nonlinear resonator for reading quantum bits, having a different resonance frequency, is continuously driven by an external microwave source, and its responding amplitude or phase is continuously measured.
    別の共振周波数を持つ量子ビット読み出し用非線形共振器は、外部マイクロ波源により連続的に駆動され、その応答の振幅または位相が連続的に計測されている。 - 特許庁
  • The comparator CMP2 decides whether the input voltage VIN is lower than the reference voltage V21 or V23 and outputs a signal D0 of low-order bits based on the decision result.
    また、コンパレータＣＭＰ２は、入力電圧ＶＩＮが基準電圧Ｖ２１又はＶ２３よりも低いか高いかを判定し、その判定結果に基づき下位ビットの信号Ｄ０を出力する。 - 特許庁
  • The client device performs evaluation specified by the distortion circuit information by using information corresponding to a combination of distortion input bits y(p(L)) obtained from the confidential information for a client.
    クライアント装置は、クライアント用秘匿情報から得られる歪曲入力ビットy(p(L))からなる組み合わせに対応する情報を用いて歪曲回路情報で特定される計算を行う。 - 特許庁
  • To obtain a video encoding device and a video encoding method that are capable of notifying a video decoding device side of a division state of CUs by signaling with a small number of bits.
    少ないビット数のシグナリングでＣＵの分割状態を動画像復号装置側に伝えることができる動画像符号化装置及び動画像符号化方法を得ることを目的とする。 - 特許庁
  • To provide a CPU synchronous detection processor and a method therefor in which synchronous signals distributed at intervals of 512 bits contained in received serial data are speedily detected.
    受信したシリアルデータに含まれる５１２ビット間隔に分散された同期信号を迅速処理で検出するＣＰＵ同期検出処理装置およびその方法を提供すること。 - 特許庁
  • A data sequence extracting section 210 obtains a data sequence from received signals, by extracting the second and third bits of each frame in response to the start of the frames in the received signals.
    データ系列抽出部２１０は受信信号においてフレームの開始に応じてフレームの各々の２番目と３番目のビットを抽出して受信信号からデータ系列を得る。 - 特許庁
  • The edge selector 107 creates a waveform corresponding to the first data, which is one of the halved total number of bits as an output waveform 119 in response to a timing edge 117.
    エッジセレクタ（１０７）は、タイミングエッジ（１１７）に応答して、上記２分された総ビット数の一方である第１データ（１１５）に対応する波形を出力波形（１１９）として生成する。 - 特許庁
  • The edge selector 109 creates a waveform corresponding to the second data 121, which is the other of the halved total number of bits as an output waveform 125 in response to a timing edge 123.
    エッジセレクタ（１０９）は、タイミングエッジ（１２３）に応答して上記２分された総ビット数の他方である第２データ（１２１）に対応する波形を出力波形（１２５）として生成する。 - 特許庁
  • The modulator then uses electrooptic phase modulators to encode the odd and even numbered bits separately, and a 50/50 coupler to recombine them.
    そして、変調器は、奇数番号ビットおよび偶数番号ビットを別個にエンコードするために、エレクトロオプティック位相変調器およびそれらを再結合するための５０／５０カプラを使用する。 - 特許庁
  • To mask respective bits of attribute information holding the drawing pattern of special toner and to print the special toner even when drawing pattern information is eliminated.
    特殊トナーの描画パターンが保持されている属性情報の各ビットをマスク処理して描画パターン情報が消去された場合であっても特殊トナーを印刷できるようにする。 - 特許庁
  • Thereby, the bits of the control information obtain sufficient frequency diversity and time diversity after channel mapping, and thereby transmission performance of the control information is effectively improved.
    それによって、制御情報のビットは、チャネルのマッピングの後、十分な周波数ダイバシティおよび時間ダイバシティを取得し、したがって制御情報の送信性能が効果的に向上する。 - 特許庁
  • Each bit indicates whether the firmware image is compatible with the attribute of a corresponding bit of the first series of bits, and is equal to one where the firmware image is compatible with the attribute.
    各ビットは、ファームウェア・イメージが第１のビット列のうちの対応ビットの属性と互換性があるかどうかを示し、そのファームウェア・イメージがその属性と互換性がある場合に１になる。 - 特許庁
  • An iris area extraction means extracts image data IRIS of an iris part to be authenticated from input image data IN with luminance of each pixel represented by 8 bits.
    虹彩領域抽出手段により、各画素の輝度が８ビットで表される入力画像データＩＮから、認証対象である虹彩部分の画像データＩＲＩＳが抽出される。 - 特許庁
  • To provide an extension to the Universal Serial Bus (USB) protocol that utilizes reserved bits in the OHCI Endpoint Descriptors to signal which root hub port(s) should transmit the data.
    ＯＨＣＩエンドポイント記述子の中の予約ビットを利用して、いずれのルートハブポートがデータを伝送すべきかをシグナルするユニバーサルシリアルバス（ＵＳＢ）プロトコルの拡張を提供すること。 - 特許庁
  • The digital signals of the n bits stored in the n storing circuits are converted into corresponding analog signals by a D/A convertor formed at each pixel to be input to a liquid crystal element.
    このｎ個の記憶回路に記憶されたｎビットのデジタル信号は、画素毎に形成されたＤ／Ａコンバータにより対応するアナログ信号に変換され、液晶素子に入力される。 - 特許庁
  • In an assumed quotient calculation process (S20), for the quotient when assuming that the first integer can be divided by the second integer, the value of the lower bits for predetermined bit number is computed.
    仮定商算出処理（Ｓ２０）において、第１整数は第２整数で割り切れると仮定した場合の商について、所定のビット数分の下位ビットの値が算出される。 - 特許庁
  • During each clock cycle, an encoder processes multiple bits and generates outputs consistent with those generated sequentially over multiple clock cycles in a conventional convolutional encoder.
    各クロックサイクル中、符号器は複数ビットを処理し、従来の畳込み符号器における複数クロックサイクルにわたり順次生成される出力と整合性のある出力を生成する。 - 特許庁
  • The possible combinations of the values of selected specific bits make a system memory where the corresponding tag mapping table are mapped a cache possible area or a cache impossible area according to user definition.
    選ばれた特定ビットの値の可能組合せは使用者の定義により、その相対応したタグマッピング表がマッピングしたシステムメモリーをキャッシュ可能領域またはキャッシュ不可能領域にする。 - 特許庁
  • Concerning the adding instruction, two registers of operands are designated but as one of them, the register to store the data of 32 bits inverted by a byte reverse circuit can be designated.
    加算命令はオペランドである二つのレジスタが指定されるが、その一方としてバイトリバース回路により逆転された３２ビットのデータが格納されるレジスタを指定することができる。 - 特許庁
  • METHOD AND APPARATUS FOR CODING MULTIBIT CODE DIGITAL SOUND BY SUBTRACTING ADAPTIVE DITHER, INSERTING BURIED CHANNEL BITS AND FILTERING THE SAME, AND APPARATUS FOR DECODING AND ENCODING FOR THE METHOD
    アダプティブディザを減算し、埋没チャンネルビットを挿入し、フィルタリングすることによりマルチビット符号ディジタル音声を符号化する方法及び装置、及びこの方法のための符号化及び復号化装置 - 特許庁
  • In the quantum computer, a number of atoms captured cyclically by an optical standing wave are defined as the respective quantum bits, and atomic intervals is controlled, thereby controlling and calculating quantum states of the atoms.
    光定在波により周期的に捕捉された多数の原子を各々量子ビットとし、原子間隔を制御することにより前記原子の量子状態を制御し演算を行う。 - 特許庁
  • For example, when the detection of the coordinates is repeated 11 times and the coordinates are averaged, the total processing time can be reduced by transmission time of 140 bits.
    例えば、座標の検出を１１回繰り返して、これらの座標の平均を求めるとするならば、１４０ビット分の転送時間だけ、全体の処理時間を短縮化することができる。 - 特許庁
  • In this audio encoder, an adaptive bit allocation control part 102 adaptively controls the number of encoding bits assigned to an audio signal of each channel according to perceptual entropy of the audio signal of each channel.
    適応ビット配分制御部１０２は、各チャネルのオーディオ信号に割り当てる符号化ビット数を、各チャネルのオーディオ信号の知覚エントロピーに応じて適応的に制御する。 - 特許庁
  • In Kansai area, there are other donburimono which are similar to Oyako-don: Wakatake (young bamboo)-don (bamboo shoot is cooked with lightly beaten egg), Haikara (stylish)-don (bits of fried tempura batter is cooked with lightly beaten egg), Kinugasa (umbrella)-don (deep-fried tofu is cooked with lightly beaten egg) and so on.
    関西では、親子丼に似た丼物で他に若竹丼（筍を卵で綴じている）、ハイカラ丼（揚げ玉を綴じる）、衣笠丼（油揚げを綴じる）などがある。 - Wikipedia日英京都関連文書対訳コーパス
  • Bits '1' and '0' are given to the section 207, and the section 207 generates a transmitting signal sequence by serially outputting '1', an OR signal, an AND signal, and '0' for every frame.
    送信信号系列作成部にはビット“１”及び“０”が与えられ、１フレーム毎に“１”、論理和信号、論理積信号、及び“０”をシリアルシリアルに出力して送信信号系列とする。 - 特許庁
  • By this operation, making a size of the calculation result s_i of the binominal operation as constant of (k_0+k_2) bit, and an input size of the RSA signature creation function (key length: k bits) is made constant.
    これにより、２項演算の計算結果ｓ_ｉのサイズを（ｋ_０＋ｋ_２）ビットで一定とし、結果的にＲＳＡ署名生成関数の入力サイズ（鍵長ｋビット）を一定にする。 - 特許庁
  • The number of bits necessary for sign information is added in advance to the code length set by the code length setting parts 114 and 115, when the Huffman code book is an unsigned code book.
    符号長設定部１１４、１１５に設定される符号長には、ハフマンコードブックがアンサインドコードブックの場合には、サイン情報のために必要とするビット数が予め加算されている。 - 特許庁
  • Data of a bit line read out from a memory cell array 2, data of 2 bits per an I/O terminal are transferred in parallel to DQB (E), DQB (O) through pairs of main data line MDQ (E), bMDQ (E), MDQ (O), bMDG (O).
    メモリセルアレイ２から読出されたビット線データは、Ｉ／Ｏ端子当たり２ビットのデータが並列にメインデータ線対ＭＤＱ（Ｅ），ｂＭＤＱ（Ｅ）及びＭＤＱ（Ｏ），ｂＭＤＱ（Ｏ）を介して、ＤＱＢ（Ｅ），ＤＱＢ（Ｏ）に転送される。 - 特許庁
  • Three kinds of binary input images 1801, 1802, 1803 are inputted, the binary images are added together and converted into a multi-valued image 1804 with 512×512×8 bits.
    ３種類の２値入力画像１８０１，１８０２，１８０３が入力され、これら２値画像は足し合わされて５１２×５１２×８ビットの多値画像１８０４に変換される。 - 特許庁
  • The final bit extracting part 64 extracts the last two bits of error detecting data, which are included in the end of transmission data packet generated by the transmission data generating part 60.
    最終ビット抽出部６４は、送信データ生成部６０によって生成される送信データパケットの最後に含まれるエラー検出用データの最終の２ビットを抽出する。 - 特許庁
  • By control of a control part 914, received data of P/2 bit read, which is read first of the P parallel bits is once stored in a register 912 at the first initial time of two times.
    制御部９１４の制御によって、2時刻のうちの最初の1時刻目に、Pパラレルビットのうち先に読み出されたP/2のビットの受信データがレジスタ９１２に一旦格納される。 - 特許庁
  • As the smallest group contains the messages accompanied by the highest possibility to be transmitted, the possibility of using the messages expressed by the smaller number of bits is maximized.
    もっとも小さいグループは送信されるもっとも高い可能性を伴うメッセージを含むので、より少ないビットの数によって表されるメッセージを使用する可能性が最大化される。 - 特許庁
  • When transmission data are input successively to an interleaving section, the arithmetic processing of S22 is repeated by the number of bits as the unit of an interleaving processing, and interleaved data are output (S200 to S204).
    インターリーブ部に、送信データが順次、入力されると、Ｓ２２の演算処理が、インターリーブ処理の単位となるビット数だけ繰り返され、インターリーブ済みデータが出力される（Ｓ２００〜Ｓ２０４）。 - 特許庁
  • A measurer divides possible output bit values into at least three sections, and measures output frequencies of output bits for the respective sections for a predetermined time.
    測定部は、出力可能なビット値を少なくとも３個の区間に分割し、一定の期間の間に出力されるビット値を各区間別に出力ビットの出力回数を測定する。 - 特許庁
  • A voltage selection part 310 selects two voltages Vb1 and Vb2 from among γ-compensation voltages: Va0, Va1, Va16, ..., Va1008, Va1022, Va1023 generated from one reference voltage on the basis of, for example, gradation data D<9:0> of 10 bits.
    電圧選択部310は、例えば10ビットの階調データD<9:0>に基づき、一の基準電圧から生成されたγ補正電圧Va0,Va1,Va16,…,Va1008,Va1022,Va1023の内から2つの電圧Vb1及びVb2を選択する。 - 特許庁
  • Then the first and second digital / analog conversion sections 23a, 23b configure a digital / analog conversion circuit 23 for converting image data in 10 bits into the analog current.
    そして、第１のデジタル・アナログ変換部２３ａと第２のデジタル・アナログ変換部２３ｂとで１０ビットの画像データをアナログ電流に変換する１個のデジタル・アナログ変換回路２３を構成した。 - 特許庁
  • An offset value generator 4 is connected to a successive approximation register 2 so that values of the bits b0 and b1 can be read out, and storage contents of the offset information storage register 5 can be referred to.
    オフセット値生成部４はビットｂ０，ｂ１の値を読み出し可能に逐次近似レジスタ２に接続され、オフセット情報格納レジスタ５の格納内容を参照することができる。 - 特許庁
  • The quality improver for grilled dumplings with bits of octopus and the vegetable pancake comprises powder obtained by attaching fine powder having ≤20 μm average particle diameter to powder having ≥20 μm average particle diameter which becomes a core.
    平均粒子径が２０μｍ以下の微粉末が、平均粒子径が２０μｍ以上のコアとなる粉末に付着している粉末を含有させることにより上記課題を解決する。 - 特許庁
  • A CPU 19 omits whole the bit write termination determination operation which determines completion of writing whole bits, up to the number of times set in a setting register 18 of number of determination omit times.
    ＣＰＵ１９は、判定省略回数設定レジスタ１８に設定された回数分まで、全ビット書き込み完了を判定する全ビット書き込み終了判定動作を省略する。 - 特許庁
  • When detecting the angle, a correction value calculating means 115 creates lower corrected data, which is digital data of lower bits, by using the correction data, and an interpolating means 113 creates lower data.
    角度検出時には、補正値演算手段１１５がこの補正データを用いて下位ビットのデジタルデータである補正下位データを生成し、内挿手段１１３が下位データを生成する。 - 特許庁
  • Converters 120-1 to 120-n are respectively synchronized with a cycle, in which the value of a multi-frame signal (namely, M bits) contained in a receiving frame becomes '1', and a transmitting frame is sent out.
    変換器１２０−１〜１２０−ｎは、それぞれ、受信フレーム中に含まれるマルチフレーム信号（すなわちＭビット）の値が‘１’となる周期に同期させて、送信フレームを送出する。 - 特許庁
＜前へ 1 2 .... 82 83 84 85 86 87 88 89 90 .... 123 124 次へ＞

例文データの著作権について