「chip-based」を含む例文一覧(585)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- The semiconductor tester 105 loaded with the test program tests the semiconductor chip 101, based on the test program.
テストプログラムをローディングされた半導体テスター１０５は、そのテストプログラムに基づいて半導体チップ１０１のテストを行う。 - 特許庁 - To restrain defective sensor characteristics from being generated by falling-down impact, in an acceleration sensor having a stacked structure layered with a sensor chip on a circuit chip via a film-like silicone-based adhesive.
回路チップ上にシリコーン系のフィルム状接着剤を介してセンサチップを積層したスタック構造を有する加速度センサにおいて、落下衝撃によるセンサ特性不良を抑制する。 - 特許庁 - The apparatus 100 detects a defect on the surface of the semiconductor chip 1 from the input image signal, and determines based on a result of detection whether or not the semiconductor chip is defective.
画像処理／制御装置１００は、入力した画像信号から半導体チップ１の表面の欠陥を検出し、検出結果に基づいて半導体チップの合否を判断する。 - 特許庁 - To provide an evaluation method for evaluating the wettability of solder to an electrode terminal at a chip electronic parts, according to a criterion based on behavior of the chip electronic parts in packaging.
チップ状電子部品の電極端子に対するはんだの濡れ性を、チップ状電子部品の実装時における挙動に則した基準で評価できる評価方法を提供する。 - 特許庁 - The master chip produced in the above-described production process preferably contains a talc in an amount of 0.01-0.5 mass% and a releasing agent in an amount of 0.01-1 mass% based on the polyamide resin, after the chip is diluted 5-30 times.
この製造方法で得られたマスターチップは、５〜３０倍希釈後にタルクが０．０１〜０．５質量％、離型剤が０．０１〜１質量％となることが好ましい。 - 特許庁 - A hard protective resin 19 comprising epoxy-based resin and chip coated resin or the like is applied on the surfaces of a semiconductor chip 12 and a wire 16a.
本発明では、半導体チップ１２及びワイヤ１６ａの表面には、エポキシ系樹脂やチップコート樹脂等からなる硬質の保護樹脂１９が塗布されていることを特徴としている。 - 特許庁 - An analysis system is provided with a reference value database 13 for storing the chip measurement data retrieval conditions of a lot/wafer, a lot/wafer specifying part 11 for specifying the lot/wafer for retrieving chip measurement data being stored in a database 17 based on the reference value, and a chip retrieval part 15 for retrieving the chip measurement data of the lot/wafer, based on the specification result.
ロット／ウェーハのチップ測定データ検索条件の基準値を記憶する基準値データベース１３と、その基準値に基づいてデータベース１７に格納されたチップ測定データを検索するロット／ウェーハを指定するロット／ウェーハ指定部１１と、その指定結果に基づいてロット／ウェーハのチップ測定データを検索するチップ検索部１５を具備する半導体不良解析システムである。 - 特許庁 - After removal of the slackness, a camera 16a for positional recognition is located between the film wiring board 20a and a semiconductor chip 30 to recognize the positions of the film wiring board 20a and the semiconductor chip 30, and to make positional adjustments based on the recognition results for a very precise alignment between the film wiring board 20a and the semiconductor chip 30.
弛み解消後に、フィルム配線基板２０ａと半導体チップ３０との間に、位置認識用カメラ１６ａを配置して、両者の位置認識、それに基づく位置調整を行って、両者の位置合わせを高精度に行う。 - 特許庁 - In a transmission chip 8001, a modulation function unit 8300 generates a radio signal based on a baseband signal, and a transmission output amplification unit 8117 adjusts amplitude of the generated radio signal, and then the transmission chip 8001 transmits the radio signal to a reception chip 8002.
送信チップ８００１は、変調機能部８３００がベースバンド信号に基づいて無線信号を生成し、生成された無線信号の大きさを送信出力増幅部８１１７で調整してから受信チップ８００２に伝送する。 - 特許庁 - The thickness ratio of the semiconductor chip 1 and the wiring board 2 is determined, based on the modulus of elasticity of the semiconductor chip 1 and that of wiring board 2 so that the maximum deflection of the semiconductor chip 1 and that of the wiring board 2 are made the same value.
この時、半導体チップ１と配線基板２の最大たわみ量を実質的に同一の値とするように、半導体チップ１と配線基板２の弾性率に基づいて、半導体チップ１の厚さと配線基板２の厚さの比率を定める。 - 特許庁 - To prevent generation of a crack of a dielectric material board and resonance between input and output lines and also improve the heat radiating characteristic of a semiconductor circuit chip in the radio frequency package where the semiconductor circuit chip is mounted on the dielectric material board based on the flip-chip mounting.
半導体回路チップを誘電体基板上にフリップチップ実装した高周波パッケージモジュールに関し、誘電体基板のクラック発生と入出力ライン間の共振発生とを防止し、且つ半導体回路チップの放熱特性を改善する。 - 特許庁 - The CPU 1 finds an electric power source current waveform, by a simulation operation based on a design data of the analysis-object semiconductor chip input from a data take-in part 3, estimates an internal impedance of the semiconductor chip 80, based on the power source current waveform, and analyzes electromagnetic noise emission including the substrate 7 mounted with the semiconductor chip 80, based on the internal impedance.
このＣＰＵ１は、データ取込部３から入力された解析対象の半導体チップの設計データに基づく模擬動作によって電源電流波形を求め、この電源電流波形から半導体チップ８０の内部インピーダンスを推定し、この内部インピーダンスに基づいて半導体チップ８０が実装される基板７を含む電磁ノイズ放射の解析を行う。 - 特許庁 - The performance control part 22 is sectioned, in the constitution, into: a one-chip chip microcomputer 40 which receives the control command CMD from the main control part 21 and analyzes the contents of the command; and voice reproducing LSI 42 which outputs voice signals ±R and ±L together with an operation signal PLAY, based on an instruction from the one-chip chip microcomputer 40.
演出制御部２２は、主制御部２１からの制御コマンドＣＭＤを受けてその内容を解析するワンチップチップマイコン４０と、ワンチップチップマイコン４０からの指示に基づいて作動信号ＰＬＡＹと共に音声信号±Ｒ，±Ｌを出力する音声再生ＬＳＩ４２とに区分されて構成される。 - 特許庁 - To minimize torsion deformation of a sensor chip in an angular velocity sensor that has a sensor chip of a rectangular plate shape having a detecting section for detecting angular velocity based on capacity variation accompanying the displacement of a movable section and a plurality of pads and where the pads of the sensor chip are electrically and mechanically connected to a circuit chip via a bump.
可動部の変位に伴う容量変化に基づいて角速度を検出する検出部および複数個のパッドが形成されている矩形板状のセンサチップを備え、バンプを介してセンサチップのパッドと回路チップとを電気的・機械的に接続してなる角速度センサにおいて、センサチップのねじれ変形を極力抑制する。 - 特許庁 - To provide a large chip type GaN based light emitting element having a light emitting pattern unlike before, for which etching workability is improved.
従来に無い発光パターンを有し、エッチング加工性が改善された、ラージチップ型のＧａＮ系発光素子を提供する。 - 特許庁 - Then an adder 26 outputs a correlation value for each one-chip clock, based on the storage contents of a partial correlation register 24.
そして、加算器２６では部分相関値レジスタ２４の記憶内容に基づいて１チップクロック毎に相関値を出力する。 - 特許庁 - An InP on-chip polarization splitter is proposed based on an arrayed waveguide grating that is composed of waveguides having birefringence.
複屈折を有する導波路で構成されるアレー導波路グレーティングに基づいてＩｎＰの偏光スプリッタが提案される。 - 特許庁 - The terminal 8 of the semiconductor chip 2 is connected to a solder ball 15 via the plane layer 5 by a wiring which becomes a ground-based wiring.
半導体チップ２の端子８からは、プレーン層５を介してはんだボール１５に接続され、これが接地系配線となる。 - 特許庁 - To provide a method for manufacturing a multi-chip package having a consistency at a low cost based on existing chip design, assembling and sealing techniques, and achieve a reduction in the manufacturing cycle time and an increase in the throughput.
既存のチップ設計、組み立て、封止技術に基づいた安価で一貫性のあるマルチチップパッケージ製造方法を提供すると共に、製造サイクルタイムの短縮とスループットの増加を達成する。 - 特許庁 - The Ni-based plated layer 30A of the thermoelectric chip 25 is bonded to the first electrode 21 of the first substrate 22 and the second electrode of the second substrate, by a solder layer 27 for bonding a chip which has a higher lead-free level.
熱電チップ２５のＮｉ系メッキ層３０Ａを第１基板２２の第１電極２１及び第２基板の第２電極に、鉛フリー化を進めたチップ接合用の半田層２７で接合する。 - 特許庁 - An ultrasonic device 133 detects a change in ultrasonic vibration of a semiconductor chip 150, and a control device 110 judges based on the detection result that a chip contact surface 95a is stained or deformed.
半導体チップ１５０の超音波振動の変化を超音波装置１３３にて検出し、該検出結果に基づいてチップ接触面９５ａの汚れ又は変形を制御装置１１０にて判定する。 - 特許庁 - The security chip 22 is replaced based on loosening of the small screw 25, and a main board box 28 is unremovably assembled to the security chip 22 from the back by a caulking small screw 33.
このセキュリティチップ２２はビス２５を緩めることに基づいて交換されるものであり、セキュリティチップ２２には後方からメイン基板ボックス２８がカシメビス３３によって取外し不能に組付けられている。 - 特許庁 - The cutting insert (throwaway chip) 1 is made from a silicon nitride sintered compact based on silicon nitride and is a square plate chip (for example, ISO SNGN432) when viewed from the direction of the plate thickness.
切削インサート（スローアウェイチップ）１は、窒化珪素を主成分とする窒化珪素質焼結体かにより構成されており、板厚方向からみて正方形の板状のチップ（例えばＩＳＯ ＳＮＧＮ４３２）である。 - 特許庁 - To easily provide an LED chip having excellent light extraction efficiency at a low cost by improving the manufacturing method of a nitride based semiconductor LED chip for extracting light from a transparent substrate side.
透明基板側から光が取り出される窒化物系半導体ＬＥＤチップの製造方法を改善して、良好な光取り出し効率を有するＬＥＤチップを簡便かつ低コストで提供する。 - 特許庁 - The flow path 41 of the chip 2 is formed in the temperature range selected, based on the DNA dissociation process, the annealing process, and the replication process in the temperature gradient occurring in the chip 2, respectively.
ここで、チップ２の流路４１は、チップ２に発生する温度勾配におけるＤＮＡの解離工程、アニーリング工程および複製工程に基づいてそれぞれ選択された温度領域に形成されている。 - 特許庁 - Consequently, the delay time of each one of the blocks 1, 2, and 3 and the chip 5 can be evaluated, based only on the wiring information on the block 1, 2, or 3 or chip 5 to be evaluated.
これにより、ブロック１，２，３およびチップ５のそれぞれについての遅延時間の評価を、評価対象となっているブロックまたはチップの配線情報のみに基づいて行うことができる。 - 特許庁 - A chip capacitor 23 and an air core coil 24 are mounted on a substrate 22 of a paper-based material, the chip capacitor 23 is connected by lead-free solder 25 and the air core coil 24 is connected by lead-free solder 27.
紙基材の基板２２上にはチップコンデンサ２３と空芯コイル２４とが搭載され、チップコンデンサ２３は鉛フリー半田２５で接続され、空芯コイル２４は鉛フリー半田２７で接続される。 - 特許庁 - The sound detected by the microphone 3 is measured by a measuring section 25, and the characteristics of the chip TP to be detected is evaluated by a control section 20, based on the comparison with a sound which is detected with an ideal chip TP.
そして、マイク３で検出した音を測定部２５で測定し、制御部２０で理想的なチップＴＰで検出される音との比較に基づいて検出チップＴＰの特性を評価する。 - 特許庁 - To provide a means for preventing electrostatic breakdown of an IC chip based on a charged probe card, in a probe device which investigates the electrical characteristics of an IC chip on a wafer by using a probe card.
プローブカードを用いてウエハ上のＩＣチップの電気的特性を調べるプローブ装置において、プローブカードが帯電していることに基づくＩＣチップの静電破壊を防止する手段の提供。 - 特許庁 - A distortion specifying part 31 constituting a circuit chip 30 specifies at first a size and a direction of the distortion of a sensor chip 20, based on distortion detection signals output from respective piezoelectric actuators 60a-60d.
まず、回路チップ３０を構成するひずみ特定部３１は、各圧電アクチュエータ６０ａ〜６０ｄから出力されるひずみ検出信号に基づいて、センサチップ２０のひずみの大きさや方向を特定する。 - 特許庁 - For example, an integrated circuit chip may be fabricated at an untrusted foundry, and by later it is checked that authenticity of the integrated circuit chip to be based on a valid usage of an original source code file associated with a semiconductor manufacturing process of the integrated circuit chip can be verified or not.
たとえば、集積回路チップは信頼のできないファウンドリにおいて製造され、後に、集積回路チップが、その集積回路チップの半導体製造プロセスに関する元となるソースコードファイルの正当な利用にもとづく真性品であることを検証する。 - 特許庁 - In the circuit pattern inspection system, when a semiconductor wafer having a plurality of chip areas (dies) having the same circuit pattern is inspected, a detection image for each chip area is displayed on a monitor, and a circuit pattern defect is inspected based on the detection image for each chip area.
回路パターン検査装置では、同一の回路パターンを有する複数のチップ領域（ダイ）を有する半導体ウエハを検査するとき、チップ領域毎の検出用画像をモニタに表示し、チップ領域毎の検出用画像から、回路パターンの欠陥を検査する。 - 特許庁 - In the step of predicting yield, a state of a defect existing in the substrate is acquired (S14), a defective chip region is specified among the plurality of chip regions based on the state of a defect (S16), data relating to the defective chip region is stored in a database (S17), and yield is calculated based on data relating to defective chip regions stored in the database (S18).
前記歩留りを予測する工程では、前記基板に存在する欠陥の状態を把握し（Ｓ１４）、前記欠陥の状態に基づいて前記複数のチップ領域のうちから不良チップ領域を特定し（Ｓ１６）、前記不良チップ領域に関するデータをデータベースに格納し（Ｓ１７）、前記データベースに格納されている不良チップ領域に関するデータに基づいて歩留りを算出する（Ｓ１８）。 - 特許庁 - Next, two-dimensional interpolation is performed to each of the remaining chips, and a process parameter value of each chip is calculated based on the measured value.
次に、残りのチップの各々に対して二次元補間が実行され、測定値に基づきそれぞれのチップのプロセス・パラメータ値が求められる。 - 特許庁 - The pulse voltage is applied to the chip resistor according to applying conditions determined, based on the resistance value, in accordance with a matrix table 32.
チップ抵抗器は、マトリックステーブル３２に従い抵抗値に基づいて決定される印加条件に従ってパルス電圧を印加される。 - 特許庁 - A protective film 13 consisting of bismuth borosilicate (ZnO-Bi_2O_3-SiO_2-B_2O_3-Sb_2O_3) based glass is formed on the surface of a sintered chip 11 whose main component is zinc oxide (ZnO).
酸化亜鉛(ZnO)を主成分とする焼結体チップ１１の表面に、ホウケイ酸ビスマス(ZnO-Bi_2O_3-SiO_2-B_2O_3-Sb_2O_3)系ガラスで保護膜１３を形成した。 - 特許庁 - The IR-OBIRCH control part 6 confirms existence of an abnormal current path in the LSI chip 1 based on the image signal.
ＩＲ−ＯＢＩＲＣＨ制御部６は、画像信号に基づいて、ＬＳＩチップ１における異常電流経路の有無を確認する。 - 特許庁 - From the viewpoint of design, it is desirable to use a DRAM-based alpha particle sensing apparatus as an accelerated on-chip SER test vehicle.
ＤＲＡＭベースのアルファ・イオン粒子感知装置の設計は、高速化されたオン・チップＳＥＲテスト装置として使用されることが望ましい。 - 特許庁 - The heat treatment is performed based on heat treatment conditions dependent on the correlation between heating retention temperature and weight variation of the green chip.
上記熱処理は、加熱保持温度とグリーンチップの重量変化との相関関係で定まる熱処理条件に基づいて行う。 - 特許庁 - To provide a data processing unit which enables speedy transition of an address based on an interruption request from a processing unit on the same chip.
同一チップ上の処理ユニットからの割込み要求に基づくアドレスの遷移を迅速に行えるデータ処理ユニットを提供する。 - 特許庁 - The chip is based on a Reader-Talk-First principle (RTF) and starts at power up in a quiet mode waiting for arbitration command from the base station.
このチップはリーダトークファースト（RTF）原則に基づいており、ベースステーションからの調停コマンドを休止モードで待っていてパワーアップでスタートする。 - コンピューター用語辞典 - The solder layer 27 for bonding a chip is formed of an Sn-Sb-based alloy, including 6 to 15% of Sb in terms of the weight ratio.
チップ接合用の半田層２７は、重量比でＳｂを６〜１５％含むＳｎ基のＳｎ−Ｓｂ系合金で形成されている。 - 特許庁 - A controller of the storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of the definition of a parity group, the definition of an internal LU, or the definition of a logical unit.
フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁 - A controller of a storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of definition of a parity group, definition of an internal LU, or definition of a logical unit.
フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁 - The flip-chip GaN-based semiconductor light emitting element is enabled to be mounted on a flip-chip basis by forming a laminate 2 including a light emission layer 23 made of a GaN-based semiconductor on the top surface of a substrate 1, and has an uneven structure 3 formed on the reverse surface of the substrate 1.
ＧａＮ系半導体からなる発光層２３を含んだ積層体２が基板１の上面に形成され、フリップチップ実装可能な構成とされた、フリップチップ型のＧａＮ系半導体発光素子であって、該基板１の下面には、凹凸構造体３が形成されている。 - 特許庁 - The nitride-based semiconductor laser device mounts a nitride-based semiconductor laser element via a sub-mount on a chip mounting part provided on a stem, wherein the sub-mount is fitted to a first concave part provided on the chip mounting part and is fixed with a bonding material.
ステムに付設されたチップ搭載部に、サブマウントを介して窒化物系半導体レーザ素子を搭載した窒化物系半導体レーザ装置であって、サブマウントは、チップ搭載部に設けられた第１凹部に嵌装され、接合剤で固着されている窒化物系半導体レーザ装置に関する。 - 特許庁 - In a bump forming procedure, a block position is obtained by recognizing the position of the block recognizing point 3b(B) while the position of all electrodes in the block are calculated based on the position of the block, a chip array data showing the array of the chips 3, and a chip data showing the arrangement of electrodes 3a in the chip 3.
バンプ形成過程においては、ブロック認識点３ｂ（Ｂ）を位置認識してブロック位置を求め、このブロック位置とチップ３の配列を示すチップ配列データおよびチップ３内での電極３ａの配置を示すチップデータとに基づいて当該ブロック内のすべての電極位置を算出する。 - 特許庁 - When a bonding head is lowered and the chip 3 comes into contact with a substrate 17 in this state, the contact between the chip 3 and the substrate 17 can be detected instantaneously with high sensitivity based on a coil current J2, and the breakage of the chip 3 can be prevented, because the coil current J2 suddenly changes.
この状態で、ボンディングヘッドが下げられ、チップ３が基板１７に接触すると、コイル電流Ｊ２は急激に変化するので、このコイル電流Ｊ２に基づきチップ３と基板１７との接触が瞬時に高感度で検知でき、チップ３の破損を防止できる。 - 特許庁 - When map data are obtained from the imaged data group 31, a dicing groove 10 formed on a dicing sheet DS by a blade in dicing is detected, the chip coordinate is recognized, according to the position relation between the compartment of the dicing groove 10 and a standard chip CP_R, and the map data are generated, based on the presence or absence of the chip CP in each chip coordinate.
この撮像データ群３１からマップデータを得る際には、ダイシング時のブレードによってダイシングシートＤＳ上に形成されたダイシング溝１０が検出され、このダイシング溝１０の区画と基準チップＣＰ＿Ｒとの位置関係に応じてチップ座標が認識され、各チップ座標におけるチップＣＰの有無に基づいてマップデータが生成される。 - 特許庁 - In the semiconductor device 1 including a semiconductor chip 2, a die pad 3 bonded with the semiconductor chip 2, and a bonding material 8, which is interposed between the semiconductor chip 2 and the die pad 3 and includes a BiSn-based material, an Ag network 9, for improving thermal conductivity between the semiconductor chip 2 and the die pad 3, is formed in the bonding material 8.
半導体チップ２と、半導体チップ２が接合されるダイパッド３と、半導体チップ２とダイパッド３との間に介在され、ＢｉＳｎ系材料からなる接合材８とを有する半導体装置１において、接合材８に、半導体チップ２とダイパッド３との間の熱伝導性を向上させるためのＡｇネットワーク９を形成する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
