「chip-based」を含む例文一覧(585)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12 次へ＞- In addition, when the fuse/readout circuits 2 are arranged so as to be adjacent to row-based fuse/readout circuits 13 in which the number of wiring channels is small, a chip area is reduced, and a wiring length is shortened.
また、ヒューズ／読み取り回路２は、配線チャネルが少ないロー系のヒューズ／読み取り回路１３に隣接して配置することによって、チップ面積の低減や配線長の短縮する。 - 特許庁 - To provide a light-emitting diode, configured for solving the problem of weakness with respect to electrostatic discharge impacts, in a chip of an InGaN/GaN-based light-emitting diode, which is a light source in an Al_2O_3 substrate structure.
Ａｌ_２Ｏ_３基板構造の発光源であるＩｎＧａＮ，ＧａＮ系発光ダイオードチップが有する脆弱な静電放電衝撃性を解決できる発光ダイオードを提供する。 - 特許庁 - A resin (A) which has at least one phenol-based hydroxyl group and contains ≤5% free phenol and a resin (B) acting as a curing agent for the resin (A) are mixed as essential components in the semiconductor chip adhesive.
少なくとも１つ以上のフェノール性水酸基を有し、且つ、フリーフェノールが５％以下である樹脂（Ａ）と、その硬化剤として作用する樹脂（Ｂ）とを必須成分として配合する。 - 特許庁 - This defect detecting method has a means to detect an image of a whole chip, and, an inspection region of this image is divided into a plurality of regions based on sensitivity to fatal defects so that inspection sensitivity can be set up in each region.
チップ全域の画像を検出する手段を設け、この画像を用いて致命性毎に検査領域を区分けし、それぞれの領域で検査感度を設定可能とした。 - 特許庁 - A control device 14 runs the conveyors and controls a robot 12 to perform assembling or processing based on R/W10 information for reading and writing IC chip information.
ＩＣチップの情報を読み書きするＲ／Ｗ１０の情報に基づき、制御装置１４では、コンベアを移動させ、ロボット１２によって組立または加工を行うように制御する。 - 特許庁 - With respect to the chip which is determined as having a fault therein based on the determination result of the step SP14, it is determined whether the fault location is to be relieved (step SP15).
ステップＳＰ１４における判定の結果、故障が発生していると判定されたチップに関しては、その故障箇所に関して、救済を実施するか否かを判定する（ステップＳＰ１５）。 - 特許庁 - Also, this signal chip microcomputer is provided with a control circuit 12 for controlling a voltage and oscillation frequencies supplied to the CPU 10 based on a switching signal A1 outputted from the CPU 10.
また、ＣＰＵ１０から出力された切替信号Ａ１に基づいてＣＰＵ１０に供給される電圧及び発振周波数を制御する制御回路１２が設けられている。 - 特許庁 - The BIP chip 20 obtains the constant-voltage VOUT, in conformity with the resistance ratio of the power supply sense resistor, based on the corrected reference voltage (VBG+β) obtained from the adding section 23.
そして、ＢＩＰチップ２０は、加算部２３で得られた補正基準電圧（ＶＢＧ＋β）により電源検出抵抗の抵抗比に応じた一定電圧ＶＯＵＴを取得する。 - 特許庁 - The laminated chip component comprises two plated layers of Sn-Bi eutectic alloy plating on the outermost surface of an external electrode terminal, and Sn-based alloy plating for the undercoat.
外部電極端子最外表面がＳｎ−Ｂｉ共晶合金めっきで、かつその下地がＳｎ系合金めっきで構成された２層めっきである積層型チップ部品とする。 - 特許庁 - To provide a silicon based condenser microphone for increasing bonding strength between a board on which an MEMS microphone chip is installed, and metal, and a packaging method for the silicon base condenser microphone.
ＭＥＭＳマイクロホンチップが設置された基板と金属ケースとの接合強度を向上させることが可能なシリコンコンデンサマイクロホン及びシリコンコンデンサマイクロホンのパッケージング方法を提供すること。 - 特許庁 - The upper stage side semiconductor device 10 is connected to the plurality of lower stage side semiconductor devices 6 positioned on the board for positioning based on the self-alignment effect of solder by flip-chip connection.
上段側半導体素子１０は半田のセルフアライメント効果に基づいて位置決め用基板上に位置決めされた複数の下段側半導体素子６に対してフリップチップ接続される。 - 特許庁 - The switch control unit 30 turns off the switching devices of the input buffer BUFI and the output buffer BUFO based on the chip select signals SEL while the other circuits get access to the memory.
スイッチ制御部３０は、チップセレクト信号ＳＥＬにもとづき、他の回路がメモリにアクセスする間、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子をオフする。 - 特許庁 - To prepare an adhesive film for connecting circuits suppressed in increase of connection resistance by internal stress based on a coefficient of thermal expansion, in peeling of an adhesive and in bending of a chip or a base board.
熱膨張率差に基づく内部応力による接続抵抗の増大、接着剤の剥離、チップや基板の反りの発生が抑制された回路接続用接着フィルムを提供する。 - 特許庁 - This device for predicting the yield of semiconductor products has an inspection means 102 for inspecting failures existing on a semiconductor chip, and a yield calculation means 104 for predicting the yield, based on semiconductor chip information where it is assumed that a prescribed failure cause is eliminated in failure causes prescribed, based on the detected failure.
半導体製品の歩留り予測装置において、半導体チップ上に存在する不良を検査する検査手段１０２と、検出された不良に基づいて特定された不良原因のうち、所定の不良原因が除去されたことが仮想された半導体チップ情報に基づいて歩留りを予測する歩留り算出手段１０４とからなることを特徴とする。 - 特許庁 - Further, the logic circuit (115) is configured to enable the memory chip (52) to access the memory locations based on the memory address when the signal indicates that the memory address is not associated with the detected parity error, and to disable the memory chip (52) from accessing the memory locations based on the memory address when the signal indicates that the memory address is associated with the detected parity error.
論理回路(115)は更に、メモリアドレスが検出されたパリティエラーに関連しないことを前記信号が示す場合にメモリチップ(52)がメモリアドレスに基づいて記憶場所にアクセスすることを可能にし、及びメモリアドレスが検出されたパリティエラーに関連することを前記信号が示す場合にメモリチップ(52)がメモリアドレスに基づいて記憶場所にアクセスすることを不能にする。 - 特許庁 - An optical waveguide chip 9 having an optical waveguide circuit such as an array waveguide grating having the transmittance characteristics variable by at least temperature, a temperature detecting element 30 to detect the temperature of the optical waveguide chip 9, and a temperature control module 8 to control the temperature of the optical waveguide chip 9 based on the detected temperature of the temperature detecting element 30 are fabricated.
アレイ導波路回折格子等の、少なくとも温度によって光透過特性が変化する光導波路回路を有する光導波路チップ９と、光導波路チップ９の温度を検出する温度検出素子３０と、温度検出素子３０の検出温度に基づき光導波路チップ９の温度を調節する温度調節モジュール８とを設ける。 - 特許庁 - The chip-on film semiconductor package has a film 201, a plurality of leads 202 formed on one surface of the film, a chip 203 connected to one end of the lead, an underfill layer 206 embedding space between the chip and the lead, and an insulating heat-dissipation sheet 204 formed on another surface of the film and including compound based on a glass fiber.
チップオンフィルム型半導体パッケージは、フィルム２０１と、該フィルムの一方面上に形成された複数のリード２０２と、該リードの一端上に接続されるチップ２０３と、該チップと前記リードとの間の空間を埋め込むアンダーフィル層２０６と、前記フィルムの他方面上に形成され、ガラス繊維を基盤とした複合物を含む絶縁性放熱シート２０４と、を備える。 - 特許庁 - In a resin sealed semiconductor device of a stacked structure as an MCP, the resin layer of a resin composition including cyclic olefin-based resin (A) having an epoxy group and a photo-oxidation agent (B) provided on the circuit component formation surface of a semiconductor chip, and the rear surface of another semiconductor chip to be laminated on the semiconductor chip is directly contacted with the resin layer.
エポキシ基を有する環状オレフィン系樹脂（Ａ）と光酸発生剤（Ｂ）を含む樹脂組成物の樹脂層を半導体チップの回路素子形成面上に有し、かつ該半導体チップ上に積層する別の半導体チップの裏面が該樹脂層に直接接触していることを特徴とするスタックド構造のＭＣＰ（マルチチップパッケージ）の樹脂封止型半導体装置。 - 特許庁 - The main chip 1 includes: an authentication terminal 23 for providing a predetermined voltage by connecting a terminal 33 of the chip 2 in a connection state; and a voltage decision circuit 43 for allowing a breaker circuit 41 to disconnect the connection terminal 22 from the bus 11, when it is decided that the chip 2 is not connected based on the voltage of the authentication terminal 23.
そして、本体チップ１は、チップ２が接続状態の場合に該チップ２の端子３３が接続されることで所定電圧になる認証用端子２３と、その認証用端子２３の電圧に基づきチップ２が接続されていないと判定している場合に、接続端子２２とバス１１との接続を遮断回路４１に遮断させる電圧判定回路４３とを備える。 - 特許庁 - The light emitting diode has an LED chip which is bonded on a substrate with a die bonding member and a color conversion member containing a fluorescent material which absorbs at least part of the light emitted by the LED chip and performs wavelength conversion to emit light; and a light emission layer of the LED chip is a nitride-based compound semiconductor and the die bonding member is formed of a resin containing an inorganic member.
本願発明は、基板上にダイボンド部材によって固定されたＬＥＤチップと、ＬＥＤチップからの発光の少なくとも一部を吸収し波長変換して発光する蛍光物質を含む色変換部材とを有する発光ダイオードであって、ＬＥＤチップの発光層が窒化物系化合物半導体であると共にダイボンド部材が無機部材含有の樹脂である。 - 特許庁 - A resin-encapsulated semiconductor device of the MCP in a stacked structure has a resin layer 3 of a photosensitive resin composition, containing a cyclic olefin-based resin (A) having an epoxy group and a photoacid generator (B) on a circuit-element forming surface of the semiconductor chip 2, wherein the back surface of another semiconductor chip 6 laminated on the semiconductor chip is in direct contact with the resin layer.
エポキシ基を有する環状オレフィン系樹脂（Ａ）と光酸発生剤（Ｂ）を含む感光性樹脂組成物の樹脂層３を半導体チップ２の回路素子形成面上に有し、かつ半導体チップ上に積層する別の半導体チップ６の裏面が樹脂層に直接接触していることを特徴とするスタックド構造のＭＣＰの樹脂封止型半導体装置。 - 特許庁 - To provide a method of manufacturing an epitaxial wafer for an AlGaInP-based semiconductor light emitting device that can improve the surface flatness degree of an epitaxial wafer for the AlGaInP-based semiconductor light emitting device, thereby improving the yield of emission intensity when producing a light emitting diode chip.
ＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハの表面平坦度を改善でき、これにより発光ダイオードチップを製造する際の発光強度の歩留まりを向上できるＡｌＧａＩｎＰ系半導体発光素子用エピタキシャルウェハを提供する。 - 特許庁 - (A) The GaN-based LED chip 100 has a translucent substrate 101, and a GaN-based semiconductor layer L formed on the translucent substrate 101 wherein the GaN-based semiconductor layer L has a multilayer structure including an n-type layer 102, a light emitting layer 103, and a p-type layer 104 in this order from the translucent substrate 101 side.
（Ａ）ＧａＮ系ＬＥＤチップ１００は、透光性基板１０１と、透光性基板１０１上に形成されたＧａＮ系半導体層Ｌとを有し、ＧａＮ系半導体層Ｌは、透光性基板１０１側からｎ型層１０２と、発光層１０３と、ｐ型層１０４とをこの順に含む積層構造を有している。 - 特許庁 - This image processor is roughly composed of a spatial compressing part 10 for performing compression based on an intra-picture (spatial) relative relation, time compressing part 20 for performing compression based on an intra-picture (time) correlative relation and eccentric compressing part 30 for performing compression based on eccentricity in the appearance probability of codes and these components are formed on the same semiconductor chip.
画像処理装置は、大きくは、画面内（空間的）相関関係による圧縮を行う空間的圧縮部１０、画面間（時間的）相関関係による圧縮を行う時間的圧縮部２０、及び符号の出現確率の偏りによる圧縮を行う偏り圧縮部３０から構成され、これらは同一半導体チップ上に形成されている。 - 特許庁 - For the chip 30 which is decided as a defect based on the decision result, it is decided whether saving is to be applies to the defective point, and saving is applied if it is possible.
その判定の結果、故障が発生していると判定されたチップ３０に関しては、その故障箇所に関して救済を実施するか否かを判定し、救済が可能であれば救済を実施する。 - 特許庁 - An inhibit region 404m, obtained by expanding a pattern 104m in a test element region by an element isolation width, is formed on a test chip, based on of CAD data D3 provided with a test element pattern 104.
テスト素子パターン１０４ｍを有するＣＡＤデータＤ３から、テスト素子領域のパターン１０４ｍを素子分離幅だけ拡大してテストチップ上に禁止領域４０４ｍを形成する。 - 特許庁 - Additional data included in an electronic watermark/an IC chip/a barcode buried into a manuscript are read, it is determined whether a manuscript to be read has already been read or not, based on the additional data.
原稿に埋め込まれている電子透かし／ＩＣチップ／バーコードに含まれる付加データを読み込み、この付加データに基づいて、読み込もうとしている原稿が、既に読み込まれたものであるか否かを判別する。 - 特許庁 - In the control of the temperature dependency in designing a chip, designing is carried out based on the models independently different of each other for each MOSFET having a different operation region depending on the operation region of the MOSFET.
チップ設計における温度依存性の制御において、ＭＯＳＦＥＴの動作領域によって、動作領域の異なるＭＯＳＦＥＴ毎に、独立に異なるモデルによる設計を行う。 - 特許庁 - The APC circuit 150 feedback-controls a supply current to a laser chip 135 so that laser beam output is maintained to target output based on the quantity of received light of a monitor photodiode 140.
ＡＰＣ回路１５０は、モニタ用フォトダイオード１４０の受光量に基づいて、レーザ光出力が目標出力に維持されるようにレーザチップ１３５への供給電流をフィードバック制御する。 - 特許庁 - To facilitate a wiring correction based on the characteristic evaluation of a chip, fault analysis and FIB or the like and to provide a thin and miniaturized semiconductor integrated circuit in a monolithic structure and a producing method therefor on the other hand.
チップの特性評価、故障解析、ＦＩＢ等による配線修正を容易にする一方で、薄型でかつ小型のモノリシック構造の半導体集積回路とその製造方法を提供する。 - 特許庁 - A call wave is output from each scanner SC based on the control by the hall computer HC, and ID information is output from an IC chip which is provided in each pachinko game machine P by the call wave.
ホールコンピュータＨＣによる制御に基づいて各スキャナＳＣからは呼出波が出力され、当該呼出波により各パチンコ機Ｐに設けられたＩＣチップからＩＤ情報が出力される。 - 特許庁 - A printing operation is started for the image only in the case the residual amount of the paper 2 is judged to be longer than the length of the image based on the data stored in the IC chip 40.
そして、ＩＣチップ４０に記憶されたデータに基づいて、用紙２の残量が当該画像の長さよりも長いと判断された場合にのみ、当該画像のプリント動作が開始されるようにする。 - 特許庁 - The light-emitting device 100 includes a transparent plate material 21 having a top surface 21a and a backside 21b, and a GaN-based LED chip 30 fixed to a portion on the top surface 21a of the plate material 21.
発光装置１００は、おもて面２１ａおよび裏面２１ｂを有する透明な板材２１と、板材２１のおもて面２１ａ上に固定されたＧａＮ系ＬＥＤチップ３０と、を含んでいる。 - 特許庁 - Based on the arrangement information for a circuit on a chip, capacity or resistance information for arrangement/wiring between circuits is accumulated, and an REP 17 is provided at the arrangement/wiring between circuits which exceeds a set threshold.
チップ上の回路の配置情報を基に、回路間の配置配線の容量あるいは抵抗情報を蓄積し、設定されたしきい値を超過する回路間の配置配線にＲＥＰ１７を設ける。 - 特許庁 - A writing control circuit generates a select signal for expanding a pulse width of a light-emitting signal based on a difference between the pulse width of the light-emitting signal and a lighting pulse width of a laser chip 100.
書込制御回路は、発光信号におけるパルス幅とレーザチップ１００の点灯パルス幅との差に基づいて、発光信号におけるパルス幅を拡張するためのセレクト信号を生成する。 - 特許庁 - The gyro chip 2 branches the laser beam L to a laser beam LCCW and a laser beam LCW, and when injects them, performs phase modulation for the laser beam LCW and the laser beam LCCW respectively based on a modulation signal HCW and a modulation signal HCCW.
ジャイロチップ2は、レーザ光Lをレーザ光LCCWとレーザ光LCWとに分岐し、射出するとき、変調信号HCWと変調信号HCCWとにより、各々レーザ光LCW及びレーザ光LCCWに対する位相変調を行う。 - 特許庁 - A test mode recognition circuit section 13 detects a continuity test mode based on a column address strobe signal/CAS, a chip-select signal/CS, and a clock enable-signal CKE, and outputs a test mode detecting signal ϕ1.
テストモード認識回路部１３はコラムアドレスストローブ信号/CAS，チップセレクト信号/CS及びクロックイネーブル信号CKEに基づいて導通試験のモードを検出しテストモード検出信号φ1を出力する。 - 特許庁 - In the process of mounting the semiconductor device on the wiring substrate, the interval between the wiring substrate 50 and the semiconductor chip 10 is controlled, based on the light reflected by the semiconductor device 1 and transmitted through the wiring substrate.
半導体装置を配線基板に搭載する工程では、半導体装置１で反射して配線基板を透過した光に基づいて、配線基板５０と半導体チップ１０との間隔を制御する。 - 特許庁 - The image processing chip carried on a camera 4 photographs a puck P moving on the surface of the field board 21 to drive a motor M based on the information on the movement thereof so that the puck P hits an arm 5.
カメラ４に搭載してある画像処理チップはフィールド盤２１の面を移動するパックＰを撮像してその移動情報に基づきモータＭを駆動し、それにより、アーム５にパックＰが当たるようになる。 - 特許庁 - The camera module includes a lens 11, a barrel 12 for supporting the lens 11, and an image sensor chip 2 for outputting image pickup signals based on the light entering through the lens 11.
本発明にかかるカメラモジュールは、レンズ１１と、このレンズ１１を支持する鏡筒１２と、レンズ１１を介して入射された光に基づき撮像信号を出力するイメージセンサチップ２とを備えている。 - 特許庁 - To detect damage of a glass substrate by forming the conductive film in the periphery of the glass substrate and by measuring a resistance value of the conductive film to detect a chip in the conductive film or a disconnection, based on a change of the resistance value.
ガラス基板の周囲に導電膜を形成し、導電膜の抵抗値を測定してそれの変化で導電膜の欠けや断線を検知し、それにより基板の破損を検出する。 - 特許庁 - The position of the object such as a finger or a pen chip for indicating a certain point on the image display surface is detected based on the light quantity of the whole image display surface measured by a light quantity detecting element.
画像表示面上のある地点を指示する指、ペン先等の物体の位置の検出は、光量検出素子が計測する該画像表示面全体の光量に基づいて行われる。 - 特許庁 - A SRAM(static random access memory) chip generates address A0' signal-address A18' signal, based on counts of an external clock signal by counters (T flip-flop 120-0 to 0-120-17) in a burn-in mode.
ＳＲＡＭチップは、バーンインモード中、カウンタ（Ｔフリップフロップ１２０−０〜１２０−１７）による外部からのクロック信号のカウントをもとにして、アドレスＡ０′信号〜アドレスＡ１８′信号を生成する。 - 特許庁 - After the conductors get in contact with each other, ultrasonic vibration force decided based on second vibration conditions is added to the horn side chip 11, thereby the conductors 20b and 21b are connected to each other (a conductor junction process).
導体同士が接触した後、ホーン側チップ１１に、第２の振動条件で決定される超音波加振力を付加して、それぞれの導体２０ｂ，２１ｂ同士を接合する（導体接合工程）。 - 特許庁 - To provide an economically producible adaptor having a standardized terminal based on PCMCIA standards and allowed to be brought into contact with a chip card to be connected to a data processor or the like.
ＰＣＭＣＩＡ基準に基づいて規格化された端子を有し、データ処理装置などに接続できるチップカード（４）を接触させることができる経済的に製作可能なアダプタを提供する。 - 特許庁 - The floor plan of bonding pads 25 and 26 is performed after the ranges R1 and R2 where the pads 25 and 26 can be arranged are preliminarily calculated based on lead frame data, pin information of lead frame and prearranged chip size.
リードフレームデータ、リードフレームのピン情報、および予定チップサイズに基づいてボンディングパッド２５、２６の配置可能な範囲Ｒ１、Ｒ２を予め算出した後、ボンディングパッド２５、２６のフロアプランを行う。 - 特許庁 - An LSI chip is divided into four regions by an arrangement region selection part 111, and the connection relationship among macro cells is considered based on tentative layout information to distribute each macro cell into either of four regions.
配置領域選定部１１１でＬＳＩチップを４つの領域に分割し、仮レイアウト情報をもとにマクロセル間の接続関係を加味して各マクロセルを４つの領域のいずれかに振り分ける。 - 特許庁 - After deciding a type, a stage, and a color blindness correction spectral characteristic curve using a color blind tester, a basic chip is dyed and a membrane system is designed based on the spectral characteristic curve.
色覚検査器を使って、その種別や段階、そして色盲補正スペクトクル特性曲線を決定した後、基片の着色を行い、スペクトクル特性曲線に基づいて膜系を設計する。 - 特許庁 - To obtain a method of estimating survival expectation rate by which survival expectation rates etc., can be estimated in the unit of chip based on a defect related to a prescribed step which is at least one step of a manufacturing process.
製造処理の少なくとも一つの工程である所定の工程に関連した欠陥に基づくチップ単位での生存期待率等が推定可能な生存期待率推定方法を得る。 - 特許庁 - To provide a method of manufacturing a nitride-based compound semiconductor light-emitting element having excellent characteristics and high reliability without causing separation or the like in dividing a chip nor causing a short circuit in a semiconductor layer, in a manufacturing process of a nitride-based compound semiconductor light-emitting element.
窒化物系化合物半導体発光素子の製造プロセスにおいて、チップ分割する際に剥がれなどを発生させず、また、半導体層において短絡が発生せず、良好な特性および高い信頼性を有する窒化物系化合物半導体発光素子の製造方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
