「etching」を含む例文一覧(19972)
＜前へ 1 2 .... 367 368 369 370 371 372 373 374 375 .... 399 400 次へ＞- Tabs 43a, 42a for the metal plates for allowing the pull-around are formed at the same time in an etching process for forming the through-hole and other tabs than the tabs applicable to the individual power lines, are easily and removably formed along with separation cut lines 43b, 42b.
この引き回しを可能とする、各金属板のタブ４３ａ，４２ａは、貫通孔を形成するためのエッチング工程において、同時に形成されるとともに、個々の電源線に対応されるタブ以外のタブが、容易に除去可能に、分離用切断線４３ｂ，４２ｂをともなって、形成される。 - 特許庁 - Since the condition of the etching treatment is optimized by performing the work by RIE under the above-mentioned condition both the upper pole chip 11a and the magnetic pole part 100 can be formed with high accuracy and the time required for forming them can be drastically reduced.
上記のような条件下においてＲＩＥによる加工を行うことにより、エッチング条件が最適化されるので、上部ポールチップ１１ａおよび磁極部分１００の双方を高精度に形成することができると共に、双方の形成に要する所要時間を大幅に短縮することができる。 - 特許庁 - In the vapor deposition film, plasma treatment by a reactive ion etching (RIE) method is applied to one side of a coextrusion stretched film base material made of at least a polyester resin and a polyamide resin, and a vapor deposition film layer of an inorganic compound is formed on the plasma-treated surface.
少なくともポリエステル樹脂とポリアミド樹脂からなる共押出し延伸フィルム基材の片面に、リアクティブイオンエッチング（ＲＩＥ）法によるプラズマ処理を施し、該プラズマ処理面上に無機化合物の蒸着膜層を設けたことを特徴とする蒸着フィルムである。 - 特許庁 - The conductive film, the film having the n-type conductivity, and the oxide semiconductor film containing In, Ga and Zn are etched using the channel protective layer and gate insulating films as etching stoppers with the resist mask, so that source and drain electrode layers, a buffer layer, and a semiconductor layer are formed.
このレジストマスクと共に、チャネル保護層及びゲート絶縁膜をエッチングストッパーとして利用して、導電膜と、ｎ型の導電型を有する膜と、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と、半導体層を形成する。 - 特許庁 - A copper foil having a thickness of 35 μm is attached on a glass fiber-containing an epoxy resin board 201; and a lower electrode 202, a lower electrode land 202a, a joint 202b between the lower electrode 202 and the land 202a, and an upper electrode land 207 are formed by etching.
ガラス繊維含有エポキシ樹脂基板２０１上に厚さ３５ミクロンの銅箔を付着し、エッチング処理によって下部電極２０２、下部電極用ランド２０２ａ、下部電極２０２とランド２０２ａとの接続部２０２ｂおよび上部電極用ランド２０７を形成した。 - 特許庁 - Reflection mirrors 2 to 5 for reflecting light vertically to a coherence laser source and a substrate 1 are formed by anisotropic etching, and clockwise and counterclockwise cyclic optical paths 6, 7 are formed and an optical ring circuit is constructed by the cyclic optical paths 6, 7.
可干渉性のレーザ光源と基板１に垂直に光を反射する反射ミラー２〜５を異方性エッチングで形成し、この反射ミラー２〜５を用いて、時計回りと半時計回りの周回光路６，７を形成し、この周回光路６，７によって光リング回路を形成する。 - 特許庁 - The method for restoring the shape of the pattern of the substrate having an imperfect pattern comprises; (a) a step of detecting the imperfect pattern by inspecting the substrate; and (b) a step of restoring the shape of the pattern by etching or depositing the detected imperfect pattern with radiation.
不完全なパターンを有する基材のパターンの形状を修復する方法であって、（ａ）基材を検査して不完全なパターンを検出するステップと、（ｂ）前記検出された不完全なパターンを放射線によりエッチング又は堆積してパターンの形状を修復するステップ、を含むことを特徴とする、形状修復方法を用いる。 - 特許庁 - To provide a semiconductor device, which uses an organic insulation film as an interlayer insulation film and has opening portions therein for forming wirings by etching with oxygen containing gas plasma, and to provide its fabrication method, in which the degradation of the electrical characteristics of an interlayer insulation film and the failure of wiring structures do not occur.
層間絶縁膜に有機絶縁膜を使用し、酸素を含有するガスのプラズマによってエッチングして配線形成用の開口部を形成する半導体装置において、層間絶縁膜の電気特性の劣化や、配線構造の不良を招くことがない、半導体装置およびその製造方法を提供する。 - 特許庁 - An aqueous and semi-aqueous composition, useful for removing residue after etching and ashing from a Cu low K dielectric semiconductor devices, contains a polyprotic acid buffer system, a fluoride system, water, and an water-miscible organic solvent for an aqueous composition, and may freely contain a chelating agent, a metal corrosion inhibitor and a surfactant.
多塩基酸緩衝系、フッ化物系、水、該水溶性組成物用の水混和性有機溶媒を含み、随意に、キレート剤、金属腐食防止剤及び界面活性剤を含んでいてもよいCu低K誘電性半導体装置からエッチング及びアッシング後の残渣を除去するのに有用な水溶性及び半水溶性配合物。 - 特許庁 - To provide a method for manufacturing a film having piezoelectric characteristics as well as various piezoelectric elements of high reliability and quality, by achieving safe fine working with no damage on a base material for easy fine working where etching is controlled in depthwise direction of a film while a film itself can be taken out.
下地へのダメージの無い安全な微細加工を実現し、エッチングを膜の深さ方向で制御した微細加工を容易にし、膜単体でも取り出す事を可能にする事により、高信頼性、高品質の様々な圧電素子を達成し得る圧電特性を有する膜の製造方法及び圧電素子を提供すること。 - 特許庁 - The method includes steps of: forming a plurality of minute recessed portions on the surface of a first substrate 3a by a mechanical means; and etching the surface of the first substrate 3a to reduce the thickness of the first substrate 3a and isotropically erode the minute recessed portions to form microlenses L.
第１基板３ａの表面に複数の微小凹部を機械的手段によって形成する工程と、前記第１基板３ａの表面をエッチングして、前記第１基板３ａを薄肉化するとともに、前記微小凹部を等方的に侵食してマイクロレンズＬを形成する工程と、を有することを特徴とする。 - 特許庁 - Here the beam structure body 2A is supported and fixed by the first substrate 60 by an anchor part, which is formed as an embedding part by burying a polysilicon film 68 having an etching proof performance and a polysilicon nitride film 69 in a trench 66, passing trough the oxide film 61 from the second substrate 62.
ここにおいて、梁構造体２Ａは、第２の基板６２の表面から酸化膜６１を貫通する溝６６に耐エッチング性を有するポリシリコン膜６８及びシリコン窒化膜６７を埋め込むことにより埋め込み部として形成されたアンカー部３ａ〜３ｄによって、第１の基板６０に支持固定されている。 - 特許庁 - This is an etching method for selectively removing a stacked film made on a semiconductor wafer, and herein a semiconductor wafer 1 is turned upside down horizontally, and is held with a cup 2 for wafer protection being a wafer holder, and the wafer holder is spin-rotated, while being supplied with etchant 3 from the rear side of the semiconductor wafer 1.
半導体ウェハ上に形成した堆積膜を選択的に除去するエッチング方法であって、その裏面を上にし水平にして半導体ウェハ１をウェハ保持体であるウェハ保護用カップ２に保持し上記ウェハ保持体をスピン回転させ上記半導体ウェハ１の裏面側よりエッチング液３を供給する。 - 特許庁 - The method of making a micro corner cube array 10 comprises a step of preparing a single crystal substrate 1, 4 which consists of cubic single crystals and has a surface substantially parallel to {111} planes of the crystals; and a step of etching the surface of the single crystal substrate 1, 4 anisotropically.
マイクロコーナーキューブアレイ１０は、立方晶系の結晶からなる単結晶基板１，４であって結晶の｛１１１｝面と実質的に平行な表面を有する単結晶基板１，４を用意する工程と、この単結晶基板１，４の表面に対して異方性エッチング処理を行なう工程とによって作製される。 - 特許庁 - For example, an R part which is a first reinforcing part 303 is formed on a corner part of a space formed by selectively removing an unnecessary part of the metal material, and a thick part is formed as a second reinforcing part 304 by selectively making a side wall part 302 of the cover 300 thick by etching.
例えば、金属材料の不要部分を選択的に除去して形成された空間のコーナ部に第１の補強部３０３であるアール部を形成したり、エッチングにより蓋３００の側壁部３０２を選択的に肉厚にすることで、その肉厚の部分を第２の補強部３０４として形成したりすることができる。 - 特許庁 - The flexible metal-laminated film 100 includes a polymer film 110, the thin copper foil 120 which contacts the polymer film on one surface and is thinned by etching the opposite surface, and a metallic layer 130 formed on the copper foil to have such a thickness that the layer can decrease the surface roughness of the etched copper foil.
ポリマーフィルム１１０と、一面において前記ポリマーフィルムが接合し、反対面においてエッチングにより厚みが薄くなった銅箔１２０と、前記エッチングによる前記銅箔の表面粗度を低減することができる厚みで前記銅箔上に形成された金属層１３０とを含む軟性金属積層フィルム１００。 - 特許庁 - The halftone phase shift mask is produced by forming a MoSi-based halftone phase shift film having a film thickness giving a phase difference of ≤135° on a quartz glass substrate and engraving the quartz glass substrate with high perpendicular property and in-plane uniformity by dry etching by magnetic neutral line discharge plasma.
本発明によるハーフトーン型位相シフトマスクは、石英ガラス基板上に、位相差が１３５°以下となるような膜厚をもつＭｏＳｉ系のハーフトーン位相シフト膜を設け、磁気中性線放電プラズマによるドライエッチングで石英ガラス基板を垂直性よく且つ面内均一性よく掘り込んで構成される。 - 特許庁 - This method of manufacturing a quantum wire structure includes processes of: forming an insulator mask 16 by using a resist mask having a width larger than that of a desired quantum wire structure; and forming a quantum wire 17 by etching a multiple quantum well layer 12 by using the insulator mask 16.
本発明に係る量子細線構造の作製方法は、所望の量子細線構造の幅よりも太い幅を有するレジストマスクを用いて絶縁体マスク１６を形成する工程と、この絶縁体マスク１６を用いて多重量子井戸層１２をエッチングし量子細線１７を形成する工程とを備える。 - 特許庁 - To provide a radiation sensitive resin composition having superior dry etching resistance and high transparency to radiation, excellent in basic physical properties as a resist such as sensitivity, resolution and pattern shape, excellent also in shelf stability as a composition and retaining satisfactory adhesiveness to a substrate.
優れたドライエッチング耐性を有し、しかも放射線に対する透明性が高く、かつ感度、解像度、パターン形状等のレジストとしての基本物性に優れるとともに、組成物としての保存安定性にも優れ、また基板に対する十分な接着性を保持した感放射線性樹脂組成物を提供する。 - 特許庁 - To provide a hardmask composition for a resist underlayer film that has high etching selectivity, sufficient resistance to multiple etchings, and an antireflective property to minimize the reflectivity between the resist and a lower layer, and a method of patterning a backside material layer on a substrate using the hardmask composition.
エッチング選択性が高く、 多重エッチングに対する耐性が十分であり、レジストと下部層間の反射性を最小化する反射防止能を有するレジスト下層膜用ハードマスク組成物を提供すること、および該ハードマスク組成物を用いて、基板上の裏面材料層をパターン化させる方法を提供すること。 - 特許庁 - The production process of an electromagnetic wave shielding material comprises a step for forming a substrate with a metal thin film using a metal thin film 4 and a resin substrate material 3 by a melting extrusion laminating method, and a step for patterning the metal thin film into mesh by etching and forming a meshed metal thin film.
金属薄膜４及び樹脂基材原料３を用い、溶融押し出しラミネート法により金属薄膜付基材を形成する工程、該金属薄膜をエッチング法によりメッシュ状にパターニングし、メッシュ状金属薄膜を形成する工程、を有することを特徴とする電磁波遮蔽材およびその製造方法とする。 - 特許庁 - In this method of manufacturing a semiconductor device, a mask 7 is formed so that a portion 1h to be cut is exposed on a main surface S1 of the semiconductor device 1, and the portion 1h is cut by etching on the basis of the mask 7, thereby dividing the semiconductor device 1 into separate semiconductor chips.
この半導体装置の製造方法では、半導体基板１の主面Ｓ１に切断すべき部分１ｈを露出する様にしてマスク７を形成し、そのマスク７に基づき前記切断すべき部分１ｈをエッチングにより切断することにより、半導体基板１を個々の半導体チップに分割する。 - 特許庁 - To provide a flash memory element in which a semiconductor substrate in the boundary of a cell region and a peripheral circuit region can be protected from an etching step for forming first and second trenches and a leak current generated due to damage on the semiconductor substrate can be prevented from increasing, and to provide its fabrication process.
セル領域と周辺回路領域との境界部の半導体基板を第１トレンチおよび第２トレンチの形成のためのエッチング工程から保護することができ、半導体基板の損傷で発生する漏れ電流の増加を防止することができる、フラッシュメモリ素子およびその製造方法を提供する。 - 特許庁 - A pair of electrodes is provided so that respective electrodes oppose the semiconductor film 13 and the metal 12, and voltages are applied to the pair of electrodes so that the electrode opposite to the semiconductor film 13 and the electrode opposite to the metal 12 are set to be a cathode 25 and an anode 26, respectively, thus etching the semiconductor film 13.
半導体膜１３と金属１２のそれぞれに対向するように一対の電極を設け、半導体膜１３に対向する電極が陰極２５、金属１２に対向する電極が陽極２６となるように一対の電極に電圧を印加することにより、半導体膜１３をエッチングする。 - 特許庁 - A pattern electrode 13 is provided on a semiconductor laminated body 11 in which a plurality of semiconductor layers including an active layer are laminated, and a plurality of grooves 15 for cleavage are formed by etching, parallel to the pattern electrode 13, and then a plurality of pattern electrodes 13 parallel to each other are formed.
活性層を含む複数の半導体層が積層された半導体積層体１１上に、パターン電極１３を設けて、このパターン電極１３に対して、それぞれが平行になった複数の劈開用溝部１５をエッチング処理によって形成して、相互に平行した複数のパターン電極１３を形成する。 - 特許庁 - To provide a photosensitive film for forming a circuit adapted to increased density of the wiring of a printed wiring board and having good following property to the surface ruggedness of a substrate to be laminated, high resolution, excellent characteristics such as etching resistance, laminating property, developability, mechanical strength and flexibility and easy operability.
本発明は、プリント配線板の配線の高密度化に対応した、ラミネートすべき基板の表面の凹凸に対して追従性が良く、解像度が高く、しかも、耐エッチング性、ラミネート性、現像性、機械強度、柔軟性等の特性及び操作性に優れる回路形成用感光性フィルムを提供する。 - 特許庁 - A mask blank has a thin film for forming a pattern on a light transmitting substrate, wherein the thin film comprises an upper layer made of a material containing Cr and oxygen and a lower layer made of a material that contains Ta or its compound and can be etched by a dry etching process that uses a fluorine-based gas.
透光性基板上にパターンを形成するための薄膜を有するマスクブランクにおいて、薄膜は、Ｃｒと酸素を含む材料で形成されている上層と、Ｔａまたはその化合物を含み、且つ、弗素系ガスを用いたドライエッチング処理によりエッチング加工が可能な材料で形成されている下層とからなる。 - 特許庁 - A reflection prevention film 5 used when a first contact hole 6 is formed is interposed between a first insulation film 4 and a second insulation layer 80 and the reflection prevention film 5 is made an etching prevention film to the first insulation film 4 when a second contact hole 9 is formed in the second insulation layer 80.
第１の絶縁膜４と第２の絶縁層８０との間に第１のコンタクト孔６を形成する際に用いられる反射防止膜５を介在させ、この反射防止膜５を第２の絶縁層８０に第２のコンタクト孔９を形成する際の第１の絶縁膜４に対するエッチング防止膜とする。 - 特許庁 - The method includes a step of adding multilayer boron nitride nanotubes in a mixture solvent comprising water and an organic solvent and subjecting the mixture to ultrasonic treatment to obtain a dispersion liquid, and a step of heating the dispersion liquid in a pressurized chamber so as to control the dimension of the outer walls of boron nitride nanotubes by etching by heating the dispersion liquid.
多層からなる窒化ホウ素ナノチューブを水及び有機溶媒からなる混合溶媒中に添加し、超音波処理して分散液とする工程と、分散液を圧力容器中で加熱する工程と、を備え、窒化ホウ素ナノチューブの外壁寸法を、分散液の加熱によるエッチングで制御する。 - 特許庁 - The semiconductor optical element in which a mesa structure is formed by wet etching includes a mesa structure of a ridge-type or a high-mesa-type, formed on a semiconductor substrate, and an extended mesa formed on the semiconductor substrate and connected to a corner of the mesa structure, the material of which is the same as the material of the mesa structure.
ウェットエッチングによりメサ構造が形成された半導体光素子であって、半導体基板上に形成されたリッジ型またはハイメサ型の該メサ構造と、該半導体基板上に形成され、かつ、該メサ構造の角部に接続された該メサ構造と同一材料である延伸メサと、を有することを特徴とする。 - 特許庁 - A method for manufacturing a piezoelectric film element 1 comprises the steps of: forming a lower electrode 3 on a substrate 2; forming a piezoelectric film layer 4 of alkali niobium oxide-based perovskite structure represented by formula (K_1-xNa_x)NbO_3 on the lower electrode 3; and wet-etching the piezoelectric film layer 4.
圧電膜素子１の製造方法は、基板２上に下部電極３を形成する工程と、下部電極３上に組成式（Ｋ_１−ｘＮａ_ｘ）ＮｂＯ_３で表されるアルカリニオブ酸化物系ペロブスカイト構造の圧電膜層４を形成する工程と、圧電膜層４にウェットエッチングを行う工程とを備えている。 - 特許庁 - To provide a manufacturing method of an organic EL display panel and a thinning method of a glass substrate for thinning the glass substrate by immersing it in an etching solution without damaging components of the organic EL display panel; and to provide a glass substrate for an organic EL display panel and an organic EL display using these methods.
有機ＥＬディスプレイパネルの構成部材を損傷させることなく、エッチング液に浸漬してガラス基板を薄型化する有機ＥＬディスプレイパネルの製造方法及びガラス基板の薄型化方法、並びにこれらの方法を使用した有機ＥＬディスプレイパネル用ガラス基板及び有機ＥＬディスプレイの提供。 - 特許庁 - To provide a post-ashing treatment solution which prevents the corrosion of metallic wiring and reliably removes residue such as a degenerated photoresist film and a metallic deposition from a substrate subjected a ashing after dry etching under severer conditions in an ultrafine patterning process and a treatment method using the solution.
超微細パターン化プロセスにおけるより過酷な条件のドライエッチング、続いてアッシングが施された基板において、金属配線に対する腐食を防止し、かつホトレジスト変質膜、金属デポジション等の残渣物を確実に除去し得るアッシング後の処理液およびこれを用いた処理方法を提供する。 - 特許庁 - The method, in which a CNT vertical orientation film is formed on a substrate surface by a chemical vapor synthesis method, and the CNT aggregate is manufactured from the CNT vertical orientation film, includes forming the CNT vertical orientation film on the substrate, and then removing an upper part of the CNT vertical orientation film by oxygen plasma etching.
化学気相合成法によって、基板表面にＣＮＴ垂直配向膜を形成し、そのＣＮＴ垂直配向膜からＣＮＴ集合体を製造する方法において、基板上にＣＮＴ垂直配向膜を形成した後に、酸素プラズマエッチングによって、ＣＮＴ垂直配向膜の上部を除去する。 - 特許庁 - Etching of an electrode forming material layer M is carried out by having a resist R1 patterned into a shape provided with a part or all of a connection electrode forming part R1C with a width, which is equal to or greater than the set beforehand width of the connection electrode E3 which is necessary for connection of a display electrode E1 and a drawing electrode E2 in the manufacturing method.
レジストＲ１が、接続電極成形部分Ｒ１Ｃの一部または全部が表示電極Ｅ１と引出電極Ｅ２の接続に必要な予め設定された接続電極Ｅ３の幅以上の大きさの幅を有する形状にパターニングされて、電極形成材料層Ｍのエッチングが行われる。 - 特許庁 - A method for manufacturing the circuit substrate includes the steps of forming many recesses in an Si substrate, forming a thermal oxide film so as to cover the surface of the recesses, further filling the recesses with conductors, then flattening the recesses, further forming a multilayer wiring structure on the Si substrate, then grinding and etching a rear surface of the Si substrate, thereby exposing the conductors.
Ｓｉ基板中に多数の凹部を形成し、前記凹部表面を覆うように熱酸化膜を形成し、さらに前記凹部を導体で充填した後平坦化し、さらに前記Ｓｉ基板上に多層配線構造を形成した後、前記Ｓｉ基板の裏面を研削およびエッチングし、前記導体を露出させる。 - 特許庁 - Since a soluble layer 2 which continuously covers the circumference of a two-layer resist pattern 5 and the whole body of a first thin film 17Z in an area other than the area covered by the two-layer resist pattern 5 is formed, the mold damage of the resist pattern 5 can be suppressed at the time of performing dry etching and the depositing amount of redeposits 9 can also be reduced.
２層レジストパターン５の周囲と、この２層レジストパターン５によって覆われた領域以外の領域における第１の薄膜１７Ｚとの全体を連続的に覆う可溶層２を形成するので、ドライエッチング時に２層レジストパターン５の型くずれを抑制でき、再付着物９の付着量も低減できる。 - 特許庁 - A field oxide film 3 is formed on the surface of a wafer 1, a trimming fuse 7 is formed thereon, an interlayer insulating film 9 is formed on the trimming fuse 7, and a silicon nitride film is formed as an etching block film 13 on the interlayer insulating film 9 in the area, with which the formation of a trimming window opening part is planned, including the trimming fuse 7.
半導体基板１表面にフィールド酸化膜３を形成し、その上にトリミングヒューズ７を形成し、トリミングヒューズ７上に層間絶縁膜９を形成し、トリミングヒューズ７を含むトリミング窓開口部形成予定領域の層間絶縁膜９上にエッチング阻止膜１３としてのシリコン窒化膜を形成する。 - 特許庁 - After a liquid crystal panel 1' to be used for the electrooptical device is cut to a single-unit size, cut surfaces and edges of a 1st substrate 10 and a 2nd substrate 20 are subjected to wet etching in the state of the single-unit liquid crystal panel 1' before an IC is mounted to eliminate fine flaws and cracks from the cut surfaces and substrate edges.
電気光学装置に用いる液晶パネル１′を単品サイズに切り出した後、ＩＣ実装前に、単品の液晶パネル１′の状態で第１の基板１０および第２の基板２０の切断面および基板縁にウエットエッチングを施して、切断面および基板縁から微小な傷やクラックを消去しておく。 - 特許庁 - By so doing, as the buffer hydrofluoric acid or hydrofluoric acid dissolves the insulation film, and simultaneously dissolves the silicon film with which it partly comes into contact, an abnormal portion of the film quality of the insulation film with a fast etching rate, a portion which is getting the pin hole, or a particle in the film can be evaluated simply and more precisely.
こうすると、緩衝フッ酸やフッ酸は絶縁膜を溶解すると同時に、部分的に接触したシリコン膜を溶解するため、エッチレートの速い絶縁膜の膜質異常部分、ピンホールになりかかっている部分および膜中のパーティクルなどを簡便にかつより精密に評価することができる。 - 特許庁 - A first to third insulation films 41-43, laminated on a semiconductor layer 24a serving as a base, have openings 26 for emitters, the first and third films 41, 43 are different from the second film 42, with respect to etching characteristics, and the third film 43 is thicker than the first and second films 41, 42.
ベースである半導体層２４ａ上に積層されている第一〜第三の絶縁膜４１〜４３にエミッタ用の開口２６が設けられており、第一及び第三の絶縁膜４１、４３と第二の絶縁膜４２とでエッチング特性が異なっており、第三の絶縁膜４３が第一及び第二の絶縁膜４１、４２よりも厚い。 - 特許庁 - Since an etching preventing film 118 is formed in both side walls of a second conductive film, it is possible to prevent the increase of resistance and falling down of the storage node 116 generated as a storage contact plug 114 inside a contact hole, and the storage node 116 are etched due to overetching for the formation of the storage node 116.
第２導電膜の両側壁にエッチング防止膜１１８が形成されるので、ストレージノード１１６の形成のためのオーバーエッチングでコンタクトホール内のストレージコンタクトプラグ１１４及びストレージノード１１６がエッチングされ発生する抵抗の増加及びストレージノード１１６の倒れを防止することができる。 - 特許庁 - A circuit board where a floating island conductor pattern 12 is sealed within the range of plate thickness is produced by forming a substrate recess 2 corresponding to the plate thickness of the conductor pattern 12 in a work W, resin sealing the substrate recess 2 and then removing a substrate thin portion 4 interconnecting substrate protrusions 3 from the work W by etching.
ワークＷに導体パターン１２の板厚相当の基板凹部２を形成し該基板凹部２を樹脂封止してからワークＷから基板凸部３どうしを接続する基板薄肉部４をエッチングにより除去することにより、浮島状の導体パターン１２が板厚範囲で封止された回路基板を製造する。 - 特許庁 - The substrate treatment apparatus, which performs prescribed treatment on a wafer W, is provided with a treating section 10 which performs etching on the wafer W, another treating section 27 which supplies a fluorine- based inert liquid, isopropyl alcohol(IPA) which is an organic solvent, and a processing solution containing hydrofluoric acid to the wafer W set up in the treating section 10.
ウエハＷに所定の処理を行う基板処理装置において、ウエハＷにエッチング処理を行うための処理部１０と、処理部１０にあるウエハＷにフッ素系不活性液体、有機溶媒であるイソプロピルアルコール（ＩＰＡ）及びフッ酸を含む処理液を供給する処理部２７と、を備える。 - 特許庁 - To provide a copper foil for a printed wiring board, which is free of locally eroded recesses on a glossy face side thereof during soft etching processing and is not discolored even by high-temperature treatment at 300°C for 30 minutes and has an excellent solubility in acid solution, and to provide a manufacturing method thereof.
圧延銅箔の光沢面側において、ソフトエッチング処理の際、局部的に侵食された凹みが生じることがなく、また３００℃、３０分の高温処理でも変色を起こさず更に酸溶液に対する溶解性が良好なプリント配線板用銅箔およびその製造方法を提供する。 - 特許庁 - The method for dry-etching includes a step of introducing a treatment component including a halogen containing gas such as Cl_2, HBr, BCl_2 or the like, and a fluorocarbon gas having a chemical formula C_xH_yF_z, wherein x and z are 1 or more and y is 0 or more.
そのエッチングの処理は、Ｃｌ_２、ＨＢｒ又はＢＣｌ_２等のハロゲン含有ガス、及び化学式Ｃ_ｘＨ_ｙＦ_ｚを有するフルオロカーボンガスであって、ｘ及びｚは１に等しいか又は１より大きく、ｙは０に等しいか又は０より大きい、フルオロカーボンガスを有する処理成分を導入する段階を有する。 - 特許庁 - To provide an adhesive composition, such as a one-step type adhesive material or a self-etching primer, comprising an acidic group-bearing (meth)acrylate polymerizable monomer that has high adhesive strength and is highly suppressed of decomposition of the acidic group-bearing (meth)acrylate polymerizable monomer during storage to excellently maintain the adhesive strength.
酸性基含有（メタ）アクリレート系重合性単量体を含有する、１ステップ型接着材やセルフエッチングプライマーの接着性組成物において、接着強度が高く、該酸性基含有（メタ）アクリレート系重合性単量体の保存中の分解も高度に抑制されて、該接着強度の持続性に優れるもの開発すること。 - 特許庁 - To provide a high molecular compound having excellent reactivity, inflexibility and adhesion to a substrate and less liable to swell in development and a resist material using the high molecular compound as a base resin and having much higher resolution and etching resistance than conventional resist materials and to provide a pattern forming method using the resist material.
反応性、剛直性及び基板密着性に優れ、かつ現像時の膨潤の小さい高分子化合物、該高分子化合物をベース樹脂とし、従来品を大きく上回る解像性及びエッチング耐性を有するレジスト材料、及び該レジスト材料を用いたパターン形成方法を提供することを目的とする。 - 特許庁 - To provide a CPP structured magnetoresistance effect head capable of reducing the influence of etching damage in a magnetoresistance effect sensor film junction end part in a device height direction, suppressing the deterioration of withstand voltage between upper and lower shield layers or the fluctuation of a reproduction characteristic caused by shielding, and keeping a reduced electrostatic capacitance.
CPP構造磁気抵抗効果型ヘッドにおいて、素子高さ方向の磁気抵抗効果センサ膜ジャンクション端部のエッチングダメージの影響を低減し、また、上部シールド層と下部シールド層の間の絶縁耐圧の劣化や、シールド起因の再生特性の変動を小さく抑え、さらに静電容量を小さく保つ。 - 特許庁 - To provide a silicon wafer working method, capable of covering the surface of a silicon wafer with a protective film at thin etching of the back surface of the silicon wafer in the thickness direction, after forming elements such as a resonator and an infrared sensor on the silicon wafer and easily removing the protective film, without damaging the elements or the like.
シリコンウエハ上に共振器や赤外線センサなどの素子を形成した後に、シリコンウエハの裏面を厚み方向に薄くエッチングするとき、シリコンウエハの表面を保護膜で覆い、かつ、素子などにダメージを与えることなく容易に保護膜を除去することができるシリコンウエハ加工方法を提供すること。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
