「interface layer」を含む例文一覧(2528)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 50 51 次へ＞
  • When an electric field is vertically applied to a junction interface between the modulation layer 124 composed of the p-type semiconductor and the insulating layer 125, distortion due to the electric field is generated on the band of the modulation layer 124 in the vicinity of the interface.
    ｐ型半導体からなる変調層１２４と絶縁層１２５との接合界面に垂直に電場を印加すると、界面近傍で変調層１２４のバンドが電場による歪みを生じる。 - 特許庁
  • Further, a distance is 10-40 nm between the interface between the gate insulating layer and the organic semiconductor layer and the interface among the gate insulating layer, the source electrode, and the drain electrode.
    さらに、前記ゲート絶縁層と前記有機半導体層の界面と、前記ゲート絶縁層と前記ソース電極ならびにドレイン電極の界面との距離が１０〜４０ｎｍであることを特徴とする。 - 特許庁
  • To provide a TMR device having a smooth interface as a lower surface of a barrier layer.
    バリア層の下面として平滑な界面を有するＴＭＲデバイスを提供する。 - 特許庁
  • The translucent layer 12 has the interface of the first and second parts.
    透光性層１２は、第１の部分および第２の部分の界面を有している。 - 特許庁
  • This manual page describes the Linux networking socket layer user interface.
    このマニュアルページは Linux ネットワークのソケット層に対するユーザインターフェースを記述するものである。 - JM
  • Said lower-layer transmission link is a common public radio interface CRPI link.
    下位層の伝送リンクは共通の公衆無線インターフェースＣＰＲＩリンクである。 - 特許庁
  • An intermediate layer 34 is disposed at an interface between the oxygen barrier film and the lower electrode 36.
    酸素バリア膜と下部電極(36)との界面に中間層(34)が配置されている。 - 特許庁
  • To detect the level of interface of the liquid layer comprising two separate, upper and lower, layers.
    上下二層に分離した液体層の界面の高さを非接触で検知する。 - 特許庁
  • The tiny resonant structure is formed at an interface with the light path length and the transparent layer, and at the interface with the organic compound layer and a reflective electrode.
    光路長調整層と透明層との界面と、有機化合物層と反射電極との界面で微小共振器構造が構成されていることを特徴とする。 - 特許庁
  • Accordingly, different interfacial adhesion and bulk rheology are generated at the interface of the first portion/first lamination layer and at the interface of the second portion/second lamination layer.
    これにより、第一部分と第二部分は第一張り合わせレイヤーと第二張り合わせレイヤーにそれぞれ異なる介面接着性（interfacial adhesion）と異なる体積レオロジー性（bulk rheology）を形成させる。 - 特許庁
  • The rate of this interface layer 9 is preferably 5 to 95% in terms of the ratio of the length of the interface layer to the length of the internal electrode.
    この界面層９の発生率は、内部電極３の長さに対する界面層の長さの比で５％以上かつ９５％以下となるようにすることが好ましい。 - 特許庁
  • Due to this structure, the crystallinity of the semiconductor layer 5 which forms an interface with the second insulation film 4b can be increased, and at the same time, a defective level of an interface between the semiconductor layer and the second insulation film can be reduced.
    また、第２絶縁膜を酸化物で構成することで、第２絶縁膜の材料によって半導体層から酸素が奪われることを抑制できる。 - 特許庁
  • To nondestructively and highly accurately measure a change in the delicate state of an interface in a thinly layered multi-layer film device in a method for measuring an interface structure of a multi-layer thin film.
    多層薄膜体の界面構造の計測方法に関し、薄層化された多層膜デバイスにおける微妙な界面状態の変化を非破壊で精度良く測定する。 - 特許庁
  • An optical disk is provided with a transparent substrate 1, an intermediate layer 2, a recording layer 3, an interface layer 4 and a protective layer 5 and irradiated with the laser beam from the transparent substrate 1 side to perform recording and reproduction of information.
    透明基板１，中間層２，記録層３，界面層４，保護層５を備え，透明基板１側からレーザー光を照射して情報の記録，再生を行なう。 - 特許庁
  • A second seal layer 13 is extended onto the interface between the second gas diffusion layer 10 and the first gas diffusion layer 22 across the distance of L from the end surface of the second gas diffusion layer 10.
    第二ガス拡散層１０と第一ガス拡散層２２との界面には、第二ガス拡散層１０の端面からＬの距離に渡って、第二シール層１３が延在する。 - 特許庁
  • In one embodiment, in the p^+-type layer (4c) and the n^+-type layer (5a) forming the hetero-interface, the band gap for the p^+-type layer (4c) is larger than that for the n^+-type layer (5a).
    一実施形態では、ヘテロ界面をなすｐ^＋型層（４ｃ）とｎ^＋型層（５ａ）とにおいて、ｐ^＋型層（４ｃ）のバンドギャップがｎ^＋型層（５ａ）のバンドギャップよりも大きい。 - 特許庁
  • To planarize a hetero-interface and improve high frequency characteristics and high output characteristics by providing an InGaAs or GaAs thin layer between a channel layer and a buffer layer at a specified distance from the channel layer.
    平坦なヘテロ界面を有し、優れた高周波特性、高出力特性を備えたＩｎＧａＡｓチャネルのダブルへテロ構造高電子移動度トランジスタを提供する。 - 特許庁
  • (3) The phase transition type optical recording medium mentioned in (1) or (2) has at least a lower protective layer, the phase transition recording layer, an upper protective layer and a reflection layer on the substrate and has the interface layer between the lower protective layer and the phase transition recording layer and/or between the phase transition recording layer and the upper protective layer.
    （３）基板上に少なくとも、下部保護層、相変化記録層、上部保護層、反射層を有し、下部保護層と相変化記録層の間、及び／又は相変化記録層と上部保護層の間に、前記界面層を有する（１）又は（２）記載の相変化型光記録媒体。 - 特許庁
  • The band gap of the inclined band gap layer 24 decreases more away from the interface of the III-V group semiconductor layer, and the band gap substantially becomes zero or a negative value on the interface of the inclined band gap layer 24 and the electrode layer 23.
    傾斜バンドギャップ層（２４）のバンドギャップは、ＩＩＩ−Ｖ族半導体層（２２）との界面から遠ざかるにつれ減少し、傾斜バンドギャップ層（２４）と電極層（２３）との界面においては実質的に零または負の値となる。 - 特許庁
  • A material layer near the interface of an a-Si layer is deposited at a low deposition rate, so as to be extremely high in quality, and a material layer distant from the interface is deposited at a high deposition rate to be somewhat lower in quality than the former material layer but sufficiently high in quality.
    ａ−Ｓｉの界面近傍の材料層は極高品質の膜を実現する低堆積速度で堆積され、界面から離れた材料層は多少劣るが高品質膜を形成する高堆積速度で堆積される。 - 特許庁
  • The FET 1 has an electron supply layer 14 made of AlGaAs, an interface stabilizing layer 15 which is provided on the electron supply layer 14 and contains no Al, an etching stop layer 16 which is provided on the interface stabilizing layer 15 and made of InGaP, and a contact layer 17 which is provided on the etching stop layer 16 and made of GaAs.
    ＦＥＴ１は、AlGaAsからなる電子供給層１４と、電子供給層１４上に設けられた、Alを含まない界面安定化層１５と、界面安定化層１５上に設けられた、InGaPからなるエッチングストップ層１６と、エッチングストップ層１６上に設けられた、GaAsからなるコンタクト層１７と、を備えている。 - 特許庁
  • The element formation layer 11 is deformed via the supporting base material 13 to generate peeling on an interface between the element formation layer 11 and the peeling layer 12.
    支持基材１３を介して、素子形成層１１を変形させ、素子形成層１１と剥離層１２の界面で剥離を生じさせる。 - 特許庁
  • Etching of the second layer film 19 is stopped at the interface of the first layer film 18 and the second layer film 19 if a gas of C4H8 system is used.
    第２層膜１９のエッチングは、Ｃ４Ｈ８系のガスで行うと、エッチングは第１層膜１８と第２層膜１９の界面で止まる。 - 特許庁
  • At a side of the n-GaN layer 12 on an interface of the AlN film 13 and the n-GaN layer 12, a two-dimensional (2D) electron gas layer 15 is formed.
    ＡｌＮ膜１３とｎ−ＧａＮ層１２との界面のｎ−ＧａＮ層１２側には、２次元電子ガス層１５が形成されている。 - 特許庁
  • The resonance sensor system provides an active layer 24 and a barrier layer 25 which have a hetero junction on an interface providing a two-dimensional electron gas layer.
    共振センサ装置は、２次元電子ガス層を提供する、その界面にヘテロ接合を有する活性層２４およびバリア層２５を備える。 - 特許庁
  • Moreover, the intermediate layer 4 is arranged between the positive electrode layer 1 and the SE layer 3, and alleviates heightening of resistance of the both layers 1, 3 in the vicinity of their interface.
    また、中間層４は、正極層１とＳＥ層３との間に配され、両層１，３の界面近傍の高抵抗化を緩和する。 - 特許庁
  • The conductive backside electrode is biased to form an inverted potential layer at an interface between the first semiconductor layer and the insulating layer in the base.
    この導電性裏側電極にバイアスがかけられて、ベース中に第１半導体層と絶縁層の界面で反転電荷層が形成される。 - 特許庁
  • The irradiated light is reflected on the surface of the GaN layer 16 and the interface between the GaN layer 16 and the AlGaN layer 14.
    この照射光は、ＧａＮ層１６の表面１６ａ及びＧａＮ層１６とＡｌＧａＮ層１４との界面において反射される。 - 特許庁
  • Charge trapping in an insulating layer or at an interface between the insulating layer and a semiconductor layer is considered as a major factor that the threshold voltage changes.
    閾値電圧が変化する主な要因として、絶縁層中又は絶縁層と半導体層の界面における、電荷のトラップが考えられる。 - 特許庁
  • A contact interface of a p-type superlattice layer 1 and a light active layer 2 is nonparallel, especially vertical to a laminating plane of the p-type superlattice layer 1.
    ｐ型超格子層１と光能動層２との接触界面を、ｐ型超格子層１の積層面と非平行に、特に、垂直にする。 - 特許庁
  • The polarizing layer is made of chromonic liquid crystalline molecules, and an interface between the polarizing layer and the underlying layer has one of a siloxane structure and a silazane structure.
    偏光層はクロモニック液晶性の分子からなり、かつ、偏光層と下地層との界面はシロキサン構造またはシラザン構造を有する。 - 特許庁
  • The above method includes a process of depositing an iridium(Ir) interface layer between an Ni layer and an Si layer before execution of reaction for silicification.
    上記方法は、シリサイド化反応を行う前にＮｉ層とＳｉ層との間にイリジウム（Ｉｒ）界面層を堆積させる工程を含む。 - 特許庁
  • A GaN layer or an AlxInyGa1-x-yN layer (0≤x≤1, 0≤y≤1) which are doped with Mg, Zn and Cd can be used for the interface layer 16.
    Ｍｇ、Ｚｎ、ＣｄがドープされたＧａＮまたはＡｌ_xＩｎ_yＧａ_1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１）を、この層に使用することができる。 - 特許庁
  • A two-dimensional electron gas layer 13a is provided immediately below an interface between the first nitride semiconductor layer 13 and the second nitride semiconductor layer 14.
    第１の窒化物半導体層１３の第２の窒化物半導体層１４との界面直下に２次元電子ガス層１３ａを有する。 - 特許庁
  • A second metal layer, which contains atoms diffusing from the magnetic reference layer by a heat treatment, is provided on the second interface magnetic layer.
    前記第２の界面磁性層上に、熱処理により前記磁化参照層から拡散する原子を含む第２の金属層が設けられる。 - 特許庁
  • By heating the electrolyte layer 6, at least the interface between the electrode layer and the electrolyte layer 6 is modified and resistance can be decreased.
    この電解質層6の熱処理により、少なくとも電極層と電解質層6との界面を改質し、低抵抗化することができる。 - 特許庁
  • The element formation layer 11 is transformed via the support base material 13 to generate peeling at an interface between the element formation layer 11 and the release layer 12.
    支持基材１３を介して、素子形成層１１を変形させ、素子形成層１１と剥離層１２の界面で剥離を生じさせる。 - 特許庁
  • An interface region 114 is formed on the top surface of the conductive line, and the interface region 114 contains a metallic components of the cap layer.
    界面領域１１４は、導電線の上表面上に形成され、界面領域１１４は、キャップ層の金属成分を含む。 - 特許庁
  • An OpenGL intermediate layer interface driver 12 provides coordinate data from an OpenGL interface 11a to a VR viewer 15.
    ＯｐｅｎＧＬ中間層インターフェースドライバ１２は、ＯｐｅｎＧＬインターフェース１１ａからの座標データをＶＲビューワ１５に供給する。 - 特許庁
  • The upstream port circuit 10 includes a first interface circuit 20 for performing interface processing with a link layer circuit LK_-HOST of the host controller HC.
    アップストリームポート回路１０は、ホストコントローラHCのリンク層回路LK_HOSTとのインターフェース処理を行う第１のインターフェース回路２０を有する。 - 特許庁
  • A depletion layer extends also from the interface between the n-type drift layer 7 and the p-type line-shaped resurf 15.
    これにより、オフ状態で、ｎ型ドリフト層７とｐ型ライン状リサーフ部１５との界面からも空乏層が拡がる。 - 特許庁
  • They suppress the storage of carriers to the interface of the buffer layer 92 and the first barrier layer 94 and reduce the leakage current.
    これらのことは、バッファ層９２／第１バリア層９４界面へのキャリアの蓄積を抑制し、リーク電流を低減する。 - 特許庁
  • Interface to a spin injection layer is a high spin polarization layer which contains Co or Fe of 1.5 nm or smaller as a main component.
    またスピン注入層との界面を、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層とする。 - 特許庁
  • The thickness T1 of the interface layer 15 and the thickness T2 of the high-k layer 16 satisfy a relation of T1/(T1+T2)≤0.3.
    界面層１５の厚さＴ１及びhigh-k層１６の厚さＴ２は、Ｔ１／（Ｔ１＋Ｔ２）≦０．３の関係を満たす。 - 特許庁
  • To provide an optical memory which has high flatness of the interface between a core layer and a clad layer and also has excellent reproducibility of recording information.
    コア層とクラッド層との界面の平坦性が高く、記録情報の再現性が良好な光メモリを提供する。 - 特許庁
  • The low-conductivity section is used for the channel layer, thus manufacturing FETs for keeping the interface state of the channel layer appropriately.
    その低導電率の部分をチャネル層に用いて、チャネル層の界面状態を良好に保ったＦＥＴを製造する。 - 特許庁
  • Moreover, the interface of ONO film/silicon layer 4 can be stabilized by leaving at least the silicon layer 4 of the channel region.
    また、少なくともチャネル領域のシリコン層４を残すことにより、ＯＮＯ膜／シリコン層４界面の安定化を図る。 - 特許庁
  • To provide an organic EL (Electro-Luminescence) element high in durability and high in adhesiveness of an interface between a hole transport layer and a luminescent layer.
    耐久性が高く、かつ、ホール輸送層と発光層との界面の密着性も高い有機ＥＬ素子を提供する。 - 特許庁
  • A material containing As exists in an interface of the active layer 2 and a single crystal layer of the Si substrate 1, in an island shape.
    この活性層２とＳｉ基板１の単結晶層の界面にＡｓを含む物質が島状に存在している。 - 特許庁
  • To form a layer of a high-κ dielectric material on an H termination silicon without forming a low-κ interface layer.
    低κ界面層を形成することなく、Ｈ終端シリコン上に高κ誘電材料の層を形成すること。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 50 51 次へ＞

例文データの著作権について